10장. MCU 인터페이싱

연습문제

인쇄하면 답이 접힌 채로 나옵니다 — 그대로 문제지가 됩니다. 위의 “답도 함께 인쇄” 를 켜면 풀이까지 펴서 나옵니다.

1. GPIO 입출력GPIO 핀당 8 mA, 포트당 60 mA 한계입니다. 같은 포트에서 LED 몇 개를 5 mA로 켤 수 있습니까?
   풀이

   $$\frac{60}{5} = 12\ \text{개}$$

   단, 칩 전체 한계도 확인해야 합니다. MCU 자체가 30 mA를 쓰고 칩 한계가 100 mA라면 LED에 쓸 수 있는 것은 70 mA → 14개. 포트 한계가 더 엄격하므로 12개가 답입니다.

   여유를 두어 8~10개 정도로 설계하는 것이 안전합니다.

2. GPIO 입출력ADC 변환 중에 UART로 데이터를 전송했더니 측정값에 주기적인 노이즈가 나타납니다. 원인과 해결책은?
   풀이

   원인:

   1. 전원 결합 — UART 송신 시 GPIO 스위칭 전류가 전원 전압을 흔들고, ADC 기준전압(voltage reference)이나 아날로그 전원에 침투
   2. 접지 결합 — 리턴 전류가 아날로그 접지 전위를 흔듦
   3. 용량 결합 — TX 배선이 아날로그 배선 근처를 지남
   4. DMA/버스 활동 — 내부 버스 활동도 전원을 흔듦

   해결 (효과 순):

   1. 타이밍 분리 — ADC 변환이 끝난 후에 UART 전송. 인터럽트로 순서 제어 ← 가장 확실
   2. GPIO 슬루레이트 최소 설정
   3. TX 라인에 직렬 저항 (33~100 Ω)
   4. 아날로그 전원·접지 분리 강화
   5. UART 배선을 아날로그에서 물리적으로 분리
   6. 오버샘플링(oversampling) + 평균화로 완화 (근본 해결은 아님)

   "변환 중에는 아무것도 하지 않는다" 가 정밀 측정 펌웨어의 원칙입니다. 일부 MCU는 ADC 변환 중 CPU를 sleep 시키는 모드를 제공합니다.

3. 버튼과 디바운싱채터링 15 ms인 스위치에 RC 디바운싱을 설계하세요. $R$ = 10 kΩ이면 $C$는?
   풀이

   $\tau \geq 5$ ms 정도로 잡으면:

   $$C = \frac{\tau}{R} = \frac{5\times10^{-3}}{10^4} = 0.5\ \mu\text{F}$$

   470 nF 또는 1 µF 선택.

   ⚠️ 너무 크게 하면 버튼 반응이 느껴질 정도로 느려집니다. 50 ms를 넘지 않게 하세요.

4. 버튼과 디바운싱1 ms 타이머로 소프트웨어 디바운싱을 합니다. 20 ms 디바운싱을 원하면 카운터 임계값은? 그리고 이 방식의 장점은?
   풀이

   임계값 = 20 (1 ms × 20 = 20 ms)

   장점:

   • 비블로킹 — CPU가 다른 일을 할 수 있음
   • 노이즈 내성 — 단발 노이즈 펄스는 카운터를 조금 올릴 뿐 임계값에 도달하지 못함
   • 히스테리시스(hysteresis) 효과 — 올릴 때와 내릴 때 임계값을 다르게 하면 더 안정
   • 임계값을 런타임에 조정 가능

   개선: 상승/하강 임계값을 다르게 (예: 눌림 20, 뗌 5) 하면 반응이 빠르면서도 안정적입니다.

5. ADC 입력 설계$C_{sample}$ = 8 pF, $R_{sw}$ = 1.5 kΩ, 소스 임피던스 20 kΩ. 10비트 획득 시간은?
   풀이

   $$\tau = (20\text{k}+1.5\text{k})\times8\text{p} = 172\ \text{ns}$$

   $$t_{acq} = 0.693\times11\times172\ \text{ns} \approx 1.31\ \mu\text{s}$$

6. ADC 입력 설계1 MΩ 분압기 출력을 ADC로 읽습니다. 100 nF 커패시터를 달면 되나요?
   풀이

   전하 공유 오차는 해결됩니다:

   $$\frac{C_{sample}}{C_{ext}} = \frac{10\text{p}}{100\text{n}} = 10^{-4}$$

   ✅

   하지만 재충전 시정수:

   $$\tau = 500\text{k}\times100\text{n} = 50\ \text{ms}$$

   응답이 극도로 느려집니다. ($R_{th}$는 1M∥1M = 500 kΩ)

   용도	가능?
   배터리 전압 (분당 1회)	✅ 가능
   온도 (초당 1회)	✅ 가능
   50 Hz 이상 신호	❌ 불가

   빠른 신호라면 버퍼가 필수입니다. 또는 분압 저항을 10 k/10 k로 낮추세요 (소비 전류가 100배 늘지만 $\tau$가 500 µs로 개선).

7. ADC 입력 설계8채널 멀티플렉스 ADC로 8개 센서를 읽습니다. 채널 1은 3.0 V, 채널 2는 0.1 V인데, 채널 2를 읽으면 0.15 V로 나옵니다. 원인과 해결책은?
   풀이

   원인: 메모리 효과 (획득 시간 부족)

   채널 1의 3.0 V가 샘플링 커패시터에 남은 상태에서 채널 2로 전환됩니다. 커패시터를 3.0 V → 0.1 V로 방전시켜야 하는데, 획득 시간이 부족해 0.15 V에서 멈춘 것입니다.

   필요한 정확도 확인: 12비트, 3.3 V 범위에서 1 LSB = 0.8 mV. 0.05 V 오차는 62 LSB입니다.

   $$\ln\frac{2.9}{0.0008} \approx 8.2 \Rightarrow 8.2\tau\ \text{필요}$$

   해결책:

   1. 획득 시간 늘리기 ← 가장 간단. MCU 설정에서 샘플링 사이클 증가
   2. 소스 임피던스 낮추기 — 각 채널에 버퍼 또는 낮은 임피던스 분압
   3. 각 채널에 커패시터 (100 nF) — 채널마다 전하를 준비해둠 ✅ 효과적
   4. 더미 변환 — 채널 전환 후 한 번 버리고 두 번째 값을 사용 (간단하고 효과적)
   5. 채널 순서 최적화 — 전압이 비슷한 채널끼리 인접하게 배치

   가장 실용적: 채널 전환 후 첫 변환을 버리기 + 채널마다 커패시터. 펌웨어 한 줄과 부품 몇 개로 해결됩니다.

8. 안티에일리어싱1 kHz 신호를 12비트로 측정합니다. $f_s$ = 10 kSPS일 때 필요한 필터 차수는?
   풀이

   $$\frac{f_s-f_{sig}}{f_{sig}} = \frac{9}{1} = 9 \Rightarrow 20\log_{10}9 = 19.1\ \text{dB/차수}$$

   $$n \geq \frac{74}{19.1} = 3.9 \rightarrow \textbf{4차}$$

9. 안티에일리어싱위 문제에서 $f_s$를 100 kSPS로 올리면?
   풀이

   $$\frac{99}{1} = 99 \Rightarrow 20\log_{10}99 = 39.9\ \text{dB/차수}$$

   $$n \geq \frac{74}{39.9} = 1.85 \rightarrow \textbf{2차}$$

   추가 이득: OSR = 100/2 = 50 → $\log_2(50)/2 \approx 2.8$비트 향상. 12비트 ADC로 약 14.8비트 실효 분해능.

   대가: 데이터량 10배, ADC 속도 10배.

10. 안티에일리어싱64채널을 멀티플렉스로 읽습니다. 전체 ADC 속도는 640 kSPS, 각 채널 신호 대역은 1 kHz입니다. 안티에일리어싱 필터를 어떻게 설계합니까?
    풀이

    채널당 실효 샘플링률:

    $$\frac{640\ \text{kSPS}}{64} = 10\ \text{kSPS}$$

    따라서 채널당 10 kSPS 기준으로 설계합니다.

    $$\frac{10-1}{1} = 9 \Rightarrow 19.1\ \text{dB/차수}, \quad n \geq \frac{74}{19.1} = 3.9 \rightarrow \textbf{4차}$$

    필터 위치: 반드시 멀티플렉서 앞, 채널마다.

    채널 1 ~ 채널 64 (64개 배선)
    = 4차 LPF × 64개 | ★ 채널마다 하나씩 — 여기가 비용 폭발 지점
    > 64:1 MUX
    > ADC 640 kSPS | 채널당 실효 10 kSPS

    문제: 4차 필터 × 64채널 = OP앰프 128개. 비현실적입니다.

    실무적 대안:

    1. 오버샘플링 — ADC를 6.4 MSPS로 올리면 채널당 100 kSPS → 2차면 충분 (OP앰프 64개). 여전히 많지만 절반
    2. 패시브 RC 1차 + 오버샘플링 — 채널당 1 MSPS면 1차 RC(저항 1개+커패시터(capacitor) 1개)로도 충분. OP앰프 0개 ✅
    3. 채널 그룹화 — 8채널씩 8그룹, 그룹마다 ADC. 채널당 샘플링률이 8배 올라감
    4. 시그마-델타 ADC 채널당 배치 — 내장 오버샘플링으로 아날로그 필터 최소화
    5. 대역이 좁으면 필터 없이 오버샘플링 + 디지털 필터

    결론: 다채널 시스템에서는 "채널당 아날로그 필터"가 비용을 지배하므로, 오버샘플링으로 필터를 최대한 단순화(패시브 RC 1차)하는 것이 표준 전략입니다.

    이것이 16-01의 액티브 어레이에서 각 픽셀에 복잡한 필터를 넣지 않고, 대신 매우 빠른 멀티플렉싱(τ≈20 ns)으로 오버샘플링하는 설계 선택의 배경입니다.

11. PWM과 구동3.3 V PWM 20 kHz를 $R$=10 kΩ, $C$=10 µF으로 평활합니다. $D$=0.5에서 리플은?
    풀이

    $$\tau = 100\ \text{ms}, \quad T = 50\ \mu\text{s}$$

    $$V_{ripple} \approx 3.3\times0.25\times\frac{50\times10^{-6}}{0.1} = 0.41\ \text{mV}$$

    리플은 작지만 시정수가 100 ms라 응답이 매우 느립니다. 목표 전압에 도달하는 데 약 1초(10τ)가 걸립니다.

12. PWM과 구동µV 측정 회로 옆에서 모터를 25 kHz PWM으로 구동합니다. 어떤 대책을 세우겠습니까?
    풀이

    우선순위 순:

    1. 시간 분리 (가장 효과적)

    • ADC 샘플링 구간에 PWM을 정지. 모터의 기계적 관성 덕분에 수십 µs 정지는 영향 없음
    • 또는 PWM 주기에 동기해 스위칭이 없는 순간에만 샘플링

    2. 전원·접지 분리

    • 모터 전원을 별도 레일로
    • 모터 전류의 리턴을 아날로그 접지에서 완전히 분리, 전원 입구에서만 만남
    • 아날로그 전원에 LDO + 필터

    3. 물리적 분리와 차폐(shielding)

    • 모터 드라이버를 아날로그부에서 최대한 멀리
    • 모터 케이블을 신호 케이블과 분리, 꼬아서 루프 면적 축소
    • 필요하면 실드 캔

    4. 스위칭 완만하게

    • 게이트 저항을 키워 $dv/dt$, $di/dt$ 감소
    • 손실은 늘지만 EMI가 크게 줄어듦

    5. 필터

    • 모터 라인에 페라이트 비드(ferrite bead), 스너버
    • 아날로그 입력에 RF 필터 (고주파가 증폭기에서 정류되어 DC 옵셋을 만드는 것 방지)

    6. 신호 처리

    • 25 kHz와 그 고조파를 디지털 노치로 제거 (단, ADC가 포화하지 않은 경우만)

    1번(시간 분리)이 압도적으로 효과적입니다. 나머지는 시간 분리가 불가능할 때의 차선책입니다.

    자세한 사례 → 16-05 액추에이터 간섭

13. 통신의 전기적 관점2 m 케이블로 I2C를 연결하려 합니다. 가능합니까?
    풀이

    직접 연결은 어렵습니다.

    2 m 케이블의 용량은 약 200~250 pF입니다. 규격 한계 400 pF에는 들지만, 여기에 IC 핀과 PCB 용량이 더해지면 초과할 수 있습니다.

    100 kHz라면:

    $$R_{max} = \frac{1000\ \text{ns}}{0.8473\times250\ \text{pF}} \approx 4.7\ \text{k}\Omega$$
    → 아슬아슬하게 가능

    400 kHz라면:

    $$R_{max} = \frac{300\ \text{ns}}{0.8473\times250\ \text{pF}} \approx 1.4\ \text{k}\Omega$$
    → 풀업을 1 kΩ으로 낮춰야 하고, 전류가 3 mA로 늘어남

    게다가 노이즈 문제가 심각합니다. 2 m 케이블은 안테나 역할을 해 노이즈를 주워오고, I2C는 노이즈 내성이 낮습니다.

    권장 대안:

    1. I2C 버스 확장기 (P82B715) — 케이블 구간의 전류 구동력을 높임
    2. 차동으로 변환 (PCA9615, I2C over RS-485)
    3. 다른 인터페이스 — RS-485, CAN
    4. 원격에 MCU를 두고 로컬 I2C + 원격 통신은 차동으로
14. 통신의 전기적 관점생체 신호 측정 보드를 PC에 연결합니다. 어떤 인터페이스를 쓰겠습니까?
    풀이

    절연이 최우선입니다.

    옵션 비교:

    방식	절연	속도	전력	평가
    USB 직결	❌	빠름	PC 급전	접지 루프 + 안전 문제
    절연 USB (아이솔레이터)	✅	12 Mbps	절연측 전원 필요	실용적
    Bluetooth/BLE	✅ 완전	느림 (~1 Mbps)	배터리	채널 적을 때 최선
    Wi-Fi	✅ 완전	빠름	배터리 소모 큼	다채널에 적합
    광섬유	✅ 완전	매우 빠름	양쪽 전원	최고 성능, 비쌈

    권장:

    • 채널 수가 적고 배터리 구동 가능 → BLE (완전 절연, 간단, 저전력)
    • 다채널 고속 → Wi-Fi 또는 광섬유
    • 유선이 필요하고 전력도 받아야 함 → 절연 USB 아이솔레이터 (ADuM4160 등) + 절연 DC-DC

    ⚠️ 절연 DC-DC의 스위칭 노이즈에 주의하세요. 절연 배리어의 기생 용량을 통해 공통 모드 전류가 흐릅니다. 저용량 절연 소자를 고르고, 공통 모드 초크를 추가하세요.

    가장 조용한 구성: 배터리 + BLE. 대지와 전기적 연결이 전혀 없어 접지 루프도, 60 Hz 픽업 경로도 없습니다.

15. ADC 의 실제 한계 — ENOB 와 지터12비트 ADC 로 1 MHz 신호를 잽니다. 지터가 양자화 잡음보다 나빠지지 않으려면 클럭 지터는 얼마 이하여야 합니까?
    풀이

    12비트 양자화 SNR:

    $$\mathrm{SNR}_q = 6.02 \times 12 + 1.76 = 74\ \text{dB}$$

    지터 SNR 이 74 dB 이상이어야 하므로

    $$-20\log_{10}(2\pi f t_j) \ge 74 \quad\Rightarrow\quad 2\pi f t_j \le 10^{-74/20} = 2.0\times10^{-4}$$

    $$t_j \le \frac{2.0\times10^{-4}}{2\pi \times 10^6} = 3.2\times10^{-11} = \mathbf{32\ \text{ps}}$$

    32 ps. 웬만한 크리스털 오실레이터가 만족합니다. 그런데 같은 계산을
    10 MHz 신호에 하면 3.2 ps, 100 MHz 면 320 fs — 저지터 클럭이 비싸지는
    지점이 여기입니다.

16. ADC 의 실제 한계 — ENOB 와 지터SNR 이 80 dB, THD 가 −80 dB 입니다. SNDR 과 ENOB 는?
    풀이

    둘이 같은 크기이므로 전력이 두 배 → 3 dB 나빠집니다.

    $$\mathrm{SNDR} = -10\log_{10}(10^{-8} + 10^{-8}) = -10\log_{10}(2\times10^{-8}) = 77\ \text{dB}$$

    $$\mathrm{ENOB} = \frac{77 - 1.76}{6.02} = \mathbf{12.5\ \text{비트}}$$

    둘 중 하나만 고쳐서는 3 dB 도 못 법니다. 잡음을 −∞ 로 만들어도 SNDR 은
    80 dB 라 ENOB 는 13.0 — 0.5비트만 올라갑니다. 비슷한 크기의 항이 둘이면
    둘 다 손봐야 합니다.

17. ADC 의 실제 한계 — ENOB 와 지터2차 ΔΣ 로 OSR 128 을 쓰면 몇 비트를 법니까? 1비트 비교기로 시작해도 됩니까?
    풀이

    $$\Delta n \approx \frac{2L+1}{2}\log_2(\mathrm{OSR}) = \frac{5}{2}\log_2 128 = 2.5 \times 7 = 17.5\ \text{비트}$$

    보정항을 빼면 실제로는 15~16비트쯤입니다.

    1비트로 시작해도 됩니다. 1 + 16 = 17비트 수준이 나옵니다 — ΔΣ 오디오
    ADC 가 정확히 이 구조입니다.

    ⚠️ 대가: 샘플링을 128배 빠르게 돌려야 하고, 디지털 데시메이션 필터의
    군지연이 수백 샘플입니다. 신호 대역 20 kHz 면 실제 클럭은 5.1 MHz 이고
    지연은 수 ms 입니다. 실시간 제어 루프 안에는 못 넣습니다.

18. DAC — 구조와 글리치8비트 R-2R DAC 을 1% 저항으로 만들면 실제 몇 비트가 나옵니까?
    풀이

    MSB 의 오차가 가장 크게 나타납니다. MSB 가 1% 틀리면 출력이
    풀스케일의 0.5% 만큼 틀립니다.

    $$0.5\% = \frac{1}{200} \quad\Rightarrow\quad \log_2 200 = 7.6\ \text{비트}$$

    약 7.6비트 — 8비트를 못 채웁니다.

    ⚠️ 게다가 DNL 이 1 LSB 를 넘으면 단조성이 깨져 코드를 올렸는데
    출력이 내려가는 구간이 생깁니다. 제어 루프 안에 넣으면 발진합니다.

    12비트를 개별 저항으로 만들려면 0.024%(0.1% 도 부족) 이 필요한데,
    그런 저항은 개당 수천 원이고 온도계수까지 맞춰야 합니다. IC 를 사는
    것이 언제나 쌉니다.

19. DAC — 구조와 글리치PWM DAC 의 리플을 1/10 로 줄이면서 정착 시간은 그대로 두려면?
    풀이

    1차 RC 로는 불가능합니다 — 리플과 정착이 같은 $RC$ 로 정해지니까요.

    방법 둘:

    ① PWM 주파수를 10배로. 리플 $\propto 1/f_{PWM}$ 이므로
    20 kHz → 200 kHz 면 리플이 1/10.
    ⚠️ 대가: 분해능이 $\log_2 10 = 3.3$비트 줄어듭니다 (같은 시스템 클럭에서).

    ② 2단 필터로. 같은 총 정착 시간에서 20 kHz 감쇠가 훨씬 큽니다.
    1단 −20 dB/dec 대신 2단 −40 dB/dec.

    $RC$ 를 각각 절반으로 나눠 두 단을 만들면 정착은 비슷하고 리플은
    크게 줍니다. 부품 2개 추가로 해결되는 가장 싼 답입니다.

    ⚠️ 2단은 2차 시스템이므로
    $\zeta$ 를 봐야 합니다. 같은 $RC$ 두 단을 버퍼 없이 이으면 뒷단이
    앞단을 로딩해서 계산과 어긋납니다 — 뒷단 저항을
    앞단의 10배로 하거나 사이에 버퍼를 넣습니다.

20. DAC — 구조와 글리치DAC 으로 만든 자극 파형에 매 코드 전환마다 스파이크가 보입니다. 어떻게 합니까?
    풀이

    글리치입니다. 특히 메이저 캐리(0111→1000)에서 큽니다.

    대책을 순서대로:

    1. 데이터시트의 glitch impulse 확인 — 세그먼트 구조인지 봅니다.

    아니면 소자를 바꾸는 것이 가장 확실합니다

    1. 출력에 LPF — 파형 대역보다 충분히 위에 놓으면 글리치만 평균됩니다.

    ⚠️ 자극 파형의 상승 시간도 같이 느려집니다

    1. 디글리처(샘플홀드) — 전이 동안 출력을 붙잡습니다. 정확하지만

    샘플홀드 자체의 전하 주입이 새 오차입니다

    1. 코드 전환을 부드럽게 — 큰 점프를 여러 작은 스텝으로 나누면

    메이저 캐리를 피할 수 있을 때가 있습니다

    측정 회로에서는 2번이 보통 정답입니다 — 자극 파형이 그렇게 빠를
    필요가 없다면, 필터로 글리치를 없애는 것이 가장 싸고 확실합니다.