DAC — 구조와 글리치

한 줄 요약 — DAC 의 정확도는 저항 정합이 정하고, 파형의 깨끗함은 글리치가 정합니다. 둘은 서로 다른 문제이고 대책도 다릅니다.

세 가지 구조

R-2R — 왜 두 값만 쓰는가

$N$ 비트에 $2^N$ 가지 저항을 쓰면 정합이 불가능합니다. R-2R 은 $R$ 과 $2R$ 두 값만으로 이진 가중을 만듭니다.

핵심은 사다리의 어느 지점에서 보아도 오른쪽이 항상 $R$ 이라는 것입니다.

그래서 각 마디를 지날 때마다 전류가 정확히 반씩 갈라집니다.

저항의 절대값은 상관없습니다. $R$ 이 10 k 든 100 k 든 비만 맞으면 됩니다 — 이것이 IC 안에서 만들기 쉬운 이유입니다.

정확도는 정합이 정합니다

$N$ 비트 정확도를 얻으려면 저항 비가 $2^{-N}$ 수준으로 맞아야 합니다.

개별 저항으로는 12비트가 한계입니다. 그 위는 같은 칩 위에 만들어 레이저 트리밍하거나, 아예 ΔΣ 로 갑니다.

💡 01 값을 정하는 순서의 차동 증폭기 CMRR 이야기와 같은 구조입니다 — 절대값이 아니라 비가 중요하고, 그러면 같은 칩 위가 절대적으로 유리합니다.

★ 글리치 — 코드가 바뀌는 순간

정적으로는 완벽한 DAC 도 코드가 바뀌는 순간에 엉뚱한 값을 냅니다.

최악은 메이저 캐리 입니다. 0111 1111 → 1000 0000 으로 갈 때 모든 비트가 동시에 바뀝니다.

1 LSB 만 올리려던 것이 풀스케일까지 튑니다.

글리치의 크기는 면적(V·s) 으로 잽니다 — 데이터시트의 glitch impulse 가 그것이고, 보통 pV·s ~ nV·s 단위입니다.

대책 셋:

요즘 DAC 은 대부분 세그먼트 구조입니다. 상위 3~4비트를 이진이 아니라 온도계 코드(0001, 0011, 0111, 1111…)로 만들면 한 번에 스위치 하나만 바뀌므로 메이저 캐리가 아예 없습니다. 대가는 스위치가 $2^k$ 개 필요한 것인데, 칩 안에서는 싼 비용입니다.

ΔΣ DAC — ADC 를 거꾸로

10-07 ADC 의 한계에서 본 노이즈 셰이핑을 그대로 뒤집습니다.

1비트라서 정합 문제가 원천적으로 없습니다. 값이 둘뿐이니 “비가 맞는다” 는 말 자체가 성립하고, 그래서 24비트가 가능합니다.

PWM + 필터 — 싸게 때울 때

MCU 타이머로 PWM 을 만들고 RC 로 평균 냅니다. 부품 두 개면 됩니다.

분해능은 타이머가 정합니다. 시스템 클럭 $f_{sys}$, PWM 주파수 $f_{PWM}$ 이면

$f_{sys}$ = 72 MHz, $f_{PWM}$ = 20 kHz 면 $N = \log_2 3600 = 11.8$ 비트.

리플이 문제입니다. 1차 RC 로 거른 뒤 남는 리플은

12비트 LSB($V_{DD}/4096$) 아래로 만들려면

시정수 51 ms — 정착에 0.46 초 걸립니다. 12비트를 원하면 $9\tau = 0.46$ s 입니다.

⚠️ PWM DAC 은 “느려도 되는 DC 값” 에만 씁니다. 바이어스 전압, 오프셋 조정, 기준전압 미세 조정 같은 것. 파형을 만들려는 순간 리플과 정착이 동시에 발목을 잡습니다.

계산 예제 — 전극 오프셋 보정용 DAC

요구: ±300 mV 를 12비트로 보정. 갱신은 1초에 한 번이면 충분. 잡음은 측정 대역(1 kHz)에서 신호(50 µV)의 1/10 아래.

1) 분해능

⚠️ 신호가 50 µV 인데 LSB 가 146 µV 입니다. 보정 잔차가 신호의 3배 — 분해능이 모자랍니다.

되돌아가서: 보정을 두 단으로 나눕니다. 거친 보정(12비트, ±300 mV) 뒤에 미세 보정(12비트, ±10 mV) 을 더하면

신호의 1/10 입니다. ✓

2) 잡음

DAC 출력 잡음이 그대로 신호에 더해집니다. 미세 DAC 은 ±10 mV 범위이므로 기준전압을 분압해서 만드는데, 그 분압 저항의 열잡음열잡음열잡음 thermal noise모든 저항이 온도 때문에 내는 피할 수 없는 잡음으로, 측정의 바닥을 정합니다.$$e_n = \sqrt{4k_BTR}$$자세히 보기 → 을 봐야 합니다.

10 kΩ 이면 12.8 nV/√Hz × √1570 = 0.5 µV — 신호의 1% 입니다. ✓ (100 kΩ 이면 1.6 µV 로 3% — 경계입니다.)

3) 구조 선택

PWM 으로 갑니다. 요구가 느리므로 가장 싼 것이 맞습니다.

이것이 18-01 값을 정하는 순서의 방식입니다 — 사양이 요구를 정하고, 요구가 구조를 정합니다. 좋은 것부터 고르는 게 아니라 충분한 것 중 싼 것을 고릅니다.

시뮬레이션으로 확인

# examples/10-mcu-interfacing/pwm-dac-ripple.yaml
meta:
  name: PWM DAC 의 리플과 정착
  lesson: docs/10-mcu-interfacing/08-dac.md
  note: R1·C1 을 키우며 리플이 줄고 정착이 느려지는 것을 같이 본다
components:
  - {ref: V1, type: vpulse, params: {v1: 0, v2: 3.3, td: 0, tr: 10n, tf: 10n, pw: 25u, per: 50u}}
  - {ref: R1, type: r, value: 100k}
  - {ref: C1, type: c, value: 470n}
  - {ref: R2, type: r, value: 100k, label: 2단}
  - {ref: C2, type: c, value: 470n}
nets:
  PWM: [V1.p, R1.1]
  MID: [R1.2, C1.1, R2.1]
  OUT: [R2.2, C2.1]
  GND: [V1.n, C1.2, C2.2]
analyses:
  - {type: tran, tstep: 1u, tstop: 500m}

2단으로 나눈 이유: 같은 총 시정수에서 리플이 훨씬 작습니다. 1단 $RC$ = 47 ms 하나보다 2단 23.5 ms 두 개가 20 kHz 에서 감쇠가 크기 때문입니다. MID 와 OUT 의 리플을 견줘 보면 보입니다.

⚖️ 부품 트레이드오프

🔌 실제 쓰임새

• 전극 오프셋 보정 — 위 예제
• 기준전압 미세 조정 — 교정 계수를 하드웨어로
• 자극 파형 생성 — 여기서는 글리치와 속도가 둘 다 중요
• 테스트 신호 주입 — 시스템을 자기 자신으로 교정 (14-05)
• 가변 바이어스 — 온도 보상

⚠️ 이상과 실제의 차이

연습문제

문제 1. 8비트 R-2R DAC 을 1% 저항으로 만들면 실제 몇 비트가 나옵니까?

문제 2. PWM DAC 의 리플을 1/10 로 줄이면서 정착 시간은 그대로 두려면?

exercises/10-08-pwm-ripple-settling.yaml

문제 3. DAC 으로 만든 자극 파형에 매 코드 전환마다 스파이크가 보입니다. 어떻게 합니까?

exercises/10-08-dac-glitch.yaml

이전 ← 07 ADC 의 실제 한계 | 다음 → 11장. 기생 성분