16장. 케이스 스터디

문서 6개 · 수식 71개 · 회로 9개 · 함정 5개 · 문제 12개

필기용요약답도 함께 인쇄

왼쪽 절반에만 찍고 오른쪽은 백지로 비웁니다 — 읽으면서 옆에 적어 보세요. 내용은 하나도 안 자릅니다.

2단으로 빽빽하게, 표시된 것만 — 시험 직전에 훑는 배치입니다.

측정 회로 설계 방법론

어떤 측정 대상이든 적용할 수 있는 8단계 절차. 이 문서가 "앞으로 내가 직접 설계할 수 있게" 하는 본체입니다.

Z_{e l ec t r o d e} = R_{s} + (R_{c t} ∥ \frac{1}{j ω C _{d l}})

$ω$ 각주파수rad/s $C_{d l}$ 전기 이중층 용량F $j$ 허수 단위 $R_{c t}$ 전하 전달 저항Ω $R_{s}$ 신호원 저항Ω $Z_{e l ec t r o d e}$ 전극 임피던스Ω

손실 = \frac{Z _{so u r ce}}{Z _{so u r ce} + Z _{in}}

$Z_{in}$ 입력 임피던스Ω $Z_{so u r ce}$ 신호원 임피던스Ω

f_{c} = \frac{1}{2 π Z _{so u r ce} C _{p a r a s i t i c}}

$C_{p a r a s i t i c}$ 기생 정전용량F $f_{c}$ 차단 주파수Hz $Z_{so u r ce}$ 신호원 임피던스Ω

Δ V = I_{B} \times Z_{so u r ce}

$Δ V$ 전압 변화량V $I_{B}$ 베이스 전류A $V$ 전압V $Z_{so u r ce}$ 신호원 임피던스Ω

v_{n, a l l o w e d} = \frac{V _{s i g na l}}{1 0 ^{SNR_{t a r g e t} /20}}

$S N R$ 신호 대 잡음비dB $v_{n, a l l o w e d}$ 전압 (순시값) (잡음, allowed)V $V_{s i g na l}$ 신호 전압V

Δ f_{n} = k \times f_{- 3 d B}

$Δ f$ 대역폭Hz $f_{- 3 d B}$ −3 dB 대역폭Hz $f_{n}$ 잡음 주파수Hz $k$ 결합 계수 또는 상수

e_{n, a l l o w e d} = \frac{v _{n, a l l o w e d}}{Δ f _{n}}

$Δ f$ 대역폭Hz $e_{n, a l l o w e d}$ 잡음 전압 밀도 (잡음, allowed)V/√Hz $f_{n}$ 잡음 주파수Hz $v_{n, a l l o w e d}$ 전압 (순시값) (잡음, allowed)V

e_{n, so u r ce} = 4 k_{B} T Re (Z_{so u r ce})

$e_{n, so u r ce}$ 신호원 열잡음 밀도V/√Hz $k_{B}$ 볼츠만 상수J/K $T$ 온도 또는 주기 $Z_{so u r ce}$ 신호원 임피던스Ω

A_{1} \leq \frac{V _{h e a d r oo m}}{V _{o f f se t} + V _{in t er f er e n ce}}

$A_{1}$ 1번 이득 $V_{h e a d r oo m}$ 전압 (headroom)V $V_{in t er f er e n ce}$ 전압 (interference)V $V_{o f f se t}$ 전압 (offset)V

A_{t o t a l} = \frac{V _{A D C, F S} \times 여유}{V _{s i g na l, p e ak}}

$A_{t o t a l}$ 전체 이득 $V_{A D C, F S}$ 전압 (ADC, FS)V $V_{s i g na l, p e ak}$ 전압 (신호, peak)V

f_{H P} \leq \frac{f _{s i g na l, min}}{10}

$f_{H P}$ 주파수 (HP)Hz $f_{s i g na l, min}$ 신호 최소 주파수Hz

n \geq \frac{6.02 b + 1.76}{20 lo g _{10} ( \frac{f _{s} - f _{s i g}}{f _{s i g}} )}

$f_{s i g}$ 신호 주파수Hz $f_{s}$ 샘플링 주파수Hz $n$ 비트 수 또는 개수

N_{c h} \times f_{f r am e} \times t_{se ttl e} \leq 1

$f_{f r am e}$ 프레임 주파수Hz $N_{c h}$ 개수 (ch) $t_{se ttl e}$ 정착 시간s

t_{se ttl e} = 0.693 (b + 1) \times R_{o u t} C_{b u s}

$C_{b u s}$ 정전용량 (bus)F $R_{o u t}$ 출력 저항Ω $t_{se ttl e}$ 정착 시간s

회로를 그리기 전에 "이 목표가 물리적으로 가능한가"를 먼저 계산합니다.

⚖️ 고르는 기준

접근	✅	⚠️
계산 먼저	실패를 미리 발견, 근거 있는 판단	시간, 파라미터 확보 필요
만들어보고 고치기	빠른 시작	근본 한계를 못 만나고 헤맴
시뮬레이션 위주	정량적, 반복 쉬움	기생·간섭이 빠지면 무의미
실측 위주	확실	느림, 원인 파악 어려움

액티브 어레이 리드아웃 — 각 구조가 왜 필요한가

고임피던스 전극 수천 개에서 µV 신호를 읽어내는 시스템. 이중 트랜지스터(transistor) 멀티플렉스 소스 팔로워 구조의 모든 부품이 왜 거기 있는지를 계산으로 유도합니다.

Z_{e l ec t r o d e} = R_{s} + (R_{c t} ∥ \frac{1}{j ω C _{d l}})

$ω$ 각주파수rad/s $C_{d l}$ 전기 이중층 용량F $j$ 허수 단위 $R_{c t}$ 전하 전달 저항Ω $R_{s}$ 신호원 저항Ω $Z_{e l ec t r o d e}$ 전극 임피던스Ω

f_{c} = \frac{1}{2 π \times 160 \times 1 0 ^{3} \times 100 \times 1 0 ^{- 12}} \approx 9.9 kHz

$f_{c}$ 차단 주파수Hz

f_{c} = \frac{1}{2 π \times 1.6 \times 1 0 ^{6} \times 100 \times 1 0 ^{- 12}} \approx 995 Hz

$f_{c}$ 차단 주파수Hz

Z_{o u t} = \frac{1}{g _{m}}

$g_{m}$ 전달 컨덕턴스S $Z_{o u t}$ 출력 임피던스Ω

f_{c} = \frac{1}{2 π \times 1400 \times 100 \times 1 0 ^{- 12}} \approx 1.14 MHz

$f_{c}$ 차단 주파수Hz

N_{w i r es} = 2 N_{p i x e l s} (행 \cdot 열 방식)

$N_{p i x e l s}$ 개수 (pixels) $N_{w i r es}$ 배선 수

P_{t o t a l} = N_{co l} \times I_{bia s} \times V_{D D} (2500 이 아니라 50)

$I_{bia s}$ 바이어스 전류A $N_{co l}$ 열 개수 $P_{t o t a l}$ 전체 전력W $V_{D D}$ 전압 (DD)V

T_{f r am e} = N_{p i x e l s} \times t_{se ttl e}

$N_{p i x e l s}$ 개수 (pixels) $T_{f r am e}$ 온도 또는 주기 (frame) $t_{se ttl e}$ 정착 시간s

f_{f r am e} = \frac{1}{T _{f r am e}}

$f_{f r am e}$ 프레임 주파수Hz $T_{f r am e}$ 온도 또는 주기 (frame)

t_{se ttl e} = 0.693 (b + 1) \times τ

$τ$ 시정수s $t_{se ttl e}$ 정착 시간s

f_{f r am e} \geq 4 \times 5 kHz = 20 kHz

$f_{f r am e}$ 프레임 주파수Hz

T_{f r am e} \leq 50 μ s

$μ$ 이동도m²/V·s $T_{f r am e}$ 온도 또는 주기 (frame)

t_{se ttl e} \leq \frac{50 μ s}{2500} = 20 ns

$μ$ 이동도m²/V·s $t_{se ttl e}$ 정착 시간s

τ \leq \frac{20 ns}{0.693 \times 11} = 2.6 ns

$τ$ 시정수s

τ \leq \frac{20 ns}{0.693 \times 13} = 2.2 ns

$τ$ 시정수s

τ = (R_{o u t} + R_{O N}) \times C_{co l}

$τ$ 시정수s $C_{co l}$ 열 배선 기생 용량F $R_{O N}$ 도통 저항Ω $R_{o u t}$ 출력 저항Ω

C_{co l} = C_{t r a ce} + N_{r o w s} \times C_{o f f, M 2}

$C_{co l}$ 열 배선 기생 용량F $C_{o f f, M 2}$ 정전용량 (off, M2)F $C_{t r a ce}$ 배선 정전용량F $N_{r o w s}$ 개수 (rows)

R_{o u t} + R_{O N} \leq \frac{2.6 \times 1 0 ^{- 9}}{3 \times 1 0 ^{- 12}} \approx 870 Ω

$R_{O N}$ 도통 저항Ω $R_{o u t}$ 출력 저항Ω

g_{m} \geq \frac{1}{870 - R _{O N}}

$g_{m}$ 전달 컨덕턴스S $R_{O N}$ 도통 저항Ω

I_{D} \approx \frac{1.75 mS}{10 V ^{- 1}} = 175 μ A

$μ$ 이동도m²/V·s $I_{D}$ 드레인 전류A

crosstalk = e^{- t_{se ttl e} / τ}

$τ$ 시정수s $e$ 잡음 전압 밀도V/√Hz $t_{se ttl e}$ 정착 시간s

Δ V = \frac{Q _{inj}}{C _{co l}}

$Δ V$ 전압 변화량V $C_{co l}$ 열 배선 기생 용량F $Q_{inj}$ 전하 / 품질 계수 (inj) $V$ 전압V

Δ V = \frac{5 \times 1 0 ^{- 15}}{3 \times 1 0 ^{- 12}} \approx 1.7 mV

$Δ V$ 전압 변화량V $V$ 전압V

V_{o u t} = V_{in} - V_{GS}

$V_{GS}$ 게이트–소스 전압V $V_{in}$ 입력 전압V $V_{o u t}$ 출력 전압V

e_{n} (f) = e_{n, w hi t e} 1 + \frac{f _{c}}{f}

$e_{n, w hi t e}$ 잡음 전압 밀도 (잡음, white)V/√Hz $e_{n}$ 입력 환산 전압 잡음 밀도V/√Hz $f$ 주파수Hz $f_{c}$ 차단 주파수Hz

A_{v} = \frac{g _{m}}{g _{m} + g _{mb} + g _{d s}} \approx 0.7 \sim 0.9

$A_{v}$ 전압 이득 $g_{d s}$ 컨덕턴스 (소신호) (ds)S $g_{mb}$ 컨덕턴스 (소신호) (mb)S $g_{m}$ 전달 컨덕턴스S

56 \times 1 0^{- 9} \times 4700 \times 1.11 \approx 4.0 μ V rms

$μ$ 이동도m²/V·s

20 lo g_{10} \frac{50}{4.0} \approx 21.9 dB

R_{o u t} \leq \frac{8.2 n}{3 p} = 2.7 k Ω \Rightarrow g_{m} \geq 0.37 mS \Rightarrow I_{D} \approx 37 μ A

$μ$ 이동도m²/V·s $g_{m}$ 전달 컨덕턴스S $I_{D}$ 드레인 전류A $R_{o u t}$ 출력 저항Ω

C_{co l} = 2 + 2 \times 50 \times 0.02 = 4 pF

$C_{co l}$ 열 배선 기생 용량F

e_{n} \propto R : 51 nV / Hz \to 25.5 nV / Hz

$e_{n}$ 입력 환산 전압 잡음 밀도V/√Hz $R$ 저항Ω

픽셀 소스 팔로워 (임피던스 변환)

어레이 멀티플렉싱 세틀링과 채널 간 잔류

액티브 어레이 노이즈 예산 검증

⚠️ 이상과 실제

이상	실제
픽셀이 모두 동일	$V_{t h}$ · $g_{m}$ 편차 → CDS·교정 필요
전극 임피던스가 일정	개체·시간에 따라 크게 변함, 조직 반응으로 상승
세틀링이 계산대로	배선 저항·분포 정수 효과
Charge injection이 균일	픽셀마다 다름
유연 기판이 안정	굽힘·응력으로 소자 특성 변화
생체 환경이 중성	이온, 단백질 흡착, 면역 반응으로 전극 열화

⚖️ 고르는 기준

파라미터	늘리면 ✅	늘리면 ⚠️
바이어스 전류	$g_{m}$ ↑ → 세틀링 빠름, 대역폭↑, 열잡음↓	전력↑ (발열), 1/f는 개선 안 됨
게이트 면적 (W×L)	$g_{m}$ ↑, 1/f 잡음↓	픽셀 면적↑ → 밀도↓, 게이트 용량↑
선택 스위치 크기	$R_{O N}$ ↓ → 세틀링 빠름	$Q_{inj}$ ↑, $C_{o f f}$ ↑ → 크로스토크↑
채널 수	공간 해상도↑	채널당 대역폭↓ (또는 전력↑)
프레임 레이트	시간 해상도↑	세틀링 요구↑ → 전력↑, 데이터량↑
정확도 (비트)	동적 범위↑	세틀링 시간↑ ( $0.693 (b + 1) τ$ )
열 배선 길이	(짧을수록 좋음)	$C_{co l}$ ↑ → 세틀링 느림
전극 면적	임피던스↓ → 잡음↓	공간 해상도↓
열 병렬 ADC	세틀링 요구 완화, 전력↓	면적↑, 채널 간 정합 문제
CDS	오프셋·1/f·charge injection 제거	대역폭 절반, 잡음 $2$ 배

⚖️ 고르는 기준

한쪽을 좋게 하면	대가를 치르는 곳	이유
공간 해상도↑ (채널 수↑)	시간 해상도↓, 전력↑, 데이터 대역폭↑	채널이 늘면 채널당 세틀링 시간이 줄고, 열 회로가 늘어 전력이 는다
시간 해상도↑ (프레임률↑)	전력↑, 잡음↑, 데이터 대역폭↑	짧은 세틀링을 맞추려면 $g_{m}$ ↑ → 전류↑. 대역이 넓어져 잡음도 는다
잡음↓ (SNR↑)	전력↑ 또는 시간 해상도↓	잡음은 로만 좋아진다 — 평균을 더 오래 내거나 전류를 더 쓴다
전력↓	위 셋이 전부 나빠짐	—
데이터 대역폭↓	공간·시간 해상도 중 하나를 포기	압축·온칩 처리로 일부 완화 가능

아날로그 프론트엔드 3종

신호원의 종류가 첫 단 구조를 결정합니다. 전류원·전압원·저항성 센서 각각의 표준 해법을 봅니다.

C_{f} = \frac{C _{in}}{2 π R _{f} \cdot GBW}, f_{- 3 d B} = \frac{1}{2 π R _{f} C _{f}}

$C_{in}$ 입력 정전용량F $C_{f}$ 피드백 정전용량F $f_{- 3 d B}$ −3 dB 대역폭Hz $GB W$ 이득 대역폭 곱Hz $R_{f}$ 피드백 저항Ω

R_{f} = \frac{1 V}{100 nA} = 10 M Ω

$R_{f}$ 피드백 저항Ω

C_{in} = 50 (PD) + 5 (OP 앰프) + 2 (PCB) = 57 pF

$C_{in}$ 입력 정전용량F

C_{f} = \frac{57 \times 1 0 ^{- 12}}{2 π \times 1 0 ^{7} \times 1.1 \times 1 0 ^{7}} = \frac{5.7 \times 1 0 ^{- 11}}{6.91 \times 1 0 ^{14}} \approx 0.29 pF

$C_{f}$ 피드백 정전용량F

f_{- 3 d B} = \frac{1}{2 π \times 1 0 ^{7} \times 0.29 \times 1 0 ^{- 12}} \approx 55 kHz

$f_{- 3 d B}$ −3 dB 대역폭Hz

v_{n, t o t a l} = e_{n}^{2} + (i_{n} R_{S})^{2} + 4 k_{B} T R_{S}

$e_{n}$ 입력 환산 전압 잡음 밀도V/√Hz $i_{n}$ 입력 환산 전류 잡음 밀도A/√Hz $k_{B}$ 볼츠만 상수J/K $R_{S}$ 신호원 저항Ω $T$ 온도 또는 주기 $v_{n, t o t a l}$ 잡음 전체 전압 (순시값)V

P = \frac{3. 3 ^{2}}{20 k} = 0.54 mW \Rightarrow Δ T = 0.054 °C

$P$ 전력W $T$ 온도 또는 주기

SNR 개선 = \frac{10}{3.16} = 3.16 배 = 10 dB

Δ Z \approx \frac{1}{2 π \times 1 0 ^{4} \times 20 \times 1 0 ^{- 12}} \approx 796 k Ω

$Z$ 임피던스Ω

\frac{10 k}{796 k} \approx 0.0126 \Rightarrow CMRR \approx 20 lo g_{10} \frac{1}{0.0126} = 38 dB

$C M R R$ 동상 신호 제거비dB

포토다이오드 TIA

NTC 서미스터 분압 (온도 프론트엔드)

⚠️ 이상과 실제

이상	실제
TIA가 안정	$C_{in}$ 과 $R_{f}$ 의 극으로 발진 → $C_{f}$ 필수
$C_{f}$ 가 계산대로	PCB 기생이 그 수준 → 실측 조정
계측 증폭기 CMRR이 스펙대로	전극 불균형이 지배
서미스터가 온도만 반영	자기 발열로 스스로 온도를 올림
열전대가 µV를 정확히	옵셋·열전대 효과(이종 금속 접점)로 오차

저잡음 전원

측정 시스템의 잡음 바닥은 전원이 정합니다. 계층적으로 방어하고, 각 층이 다른 주파수를 담당합니다.

f_{0} = \frac{1}{2 π L C} \leq \frac{f _{s w}}{10}

$C$ 정전용량F $f_{s w}$ 스위칭 주파수Hz $f_{0}$ 공진 주파수Hz $L$ 인덕턴스H

Q = \frac{1}{R} \frac{L}{C} = \frac{1}{0.01} \frac{1 0 ^{- 6}}{1 0 ^{- 5}} = 31.6

$C$ 정전용량F $L$ 인덕턴스H $Q$ 전하 / 품질 계수 $R$ 저항Ω

C_{d} = 4 C = 47 μ F, R_{d} = \frac{L}{C} = 0.32 Ω \to 0.33 Ω

$μ$ 이동도m²/V·s $C$ 정전용량F $C_{d}$ 드레인 정전용량F $L$ 인덕턴스H $R_{d}$ 드레인 저항Ω

f_{c} = \frac{1}{2 π R C} = \frac{1}{2 π \times 10 \times 10 \times 1 0 ^{- 6}} = 1.6 kHz

$C$ 정전용량F $f_{c}$ 차단 주파수Hz $R$ 저항Ω

f_{0} = \frac{1}{2 π 2.2 \times 1 0 ^{- 6} \times 22 \times 1 0 ^{- 6}} \approx 22.9 kHz

$f_{0}$ 공진 주파수Hz

Q = \frac{1}{0.005} \frac{2.2 \times 1 0 ^{- 6}}{22 \times 1 0 ^{- 6}} = 200 \times 0.316 = 63

$Q$ 전하 / 품질 계수

C_{d} = 4 C = 88 μ F \to 100 μ F

$μ$ 이동도m²/V·s $C$ 정전용량F $C_{d}$ 드레인 정전용량F

R_{d} = L / C = 0.316 Ω \to 0.33 Ω

$C$ 정전용량F $L$ 인덕턴스H $R_{d}$ 드레인 저항Ω

댐핑된 π 필터 (전원 노이즈 제거)

⚠️ 이상과 실제

이상	실제
LDO가 모든 잡음 제거	고주파에서 PSRR 급락
LC 필터가 잡음 감소	공진에서 증폭 — 댐핑 필수
레일 분리 = 격리	접지·기생 용량(parasitic capacitance)으로 결합
데이터시트 잡음값	부하·온도·레이아웃에 의존
전원은 부수적	시스템 성능의 하한

⚖️ 고르는 기준

방식	잡음	효율	크기	적합
배터리 + LDO	최저	—	중간	최고 정밀, 이식형
리니어 (변압기)	낮음	낮음	큼	실험실
벅 + π + 초저잡음 LDO	낮음	높음	작음	실용적 최선
벅 + 일반 LDO	중간	높음	작음	디지털용
벅 직접	높음	최고	최소	❌ AFE 불가

⚖️ 고르는 기준

선택	✅	⚠️
초저잡음 LDO	잡음 1 µVrms	비쌈(수천 원), 전류 제한, 드롭아웃
π 필터	고주파 −40 dB	공진 위험(댐핑 필수), 인덕터 자기장
RC 격리	저렴, 확실	전압 강하, 전류 클수록 불리
페라이트 비드	DC 강하 없음	LC 공진, DC 전류로 특성 저하
블록별 LDO	완전 격리	부품·면적·비용
레일 공유	저렴	블록 간 결합

MCU/DAQ 인터페이스

아날로그를 디지털로 넘기는 경계. 드라이버·기준전압(voltage reference)·타이밍·절연 네 가지가 성능을 좌우합니다.

t_{a c q} \geq 0.693 (b + 1) \times (R_{i so} + R_{s w}) C_{s am pl e}

$C_{s am pl e}$ 샘플링 커패시터F $R_{i so}$ 분리 저항Ω $R_{s w}$ 스위치 저항Ω $t_{a c q}$ 획득 시간s

τ = 1022 \times 10 p = 10.2 ns, t_{a c q} = 92 ns

$τ$ 시정수s $t_{a c q}$ 획득 시간s

SNR_{j i tt er} = - 20 lo g_{10} (2 π f_{s i g} t_{j i tt er})

$f_{s i g}$ 신호 주파수Hz $S N R$ 신호 대 잡음비dB $t_{j i tt er}$ 시간 (jitter)s

데이터율 = N_{c h} \times f_{s} \times \frac{b}{8} [B/s]

$f_{s}$ 샘플링 주파수Hz $N_{c h}$ 개수 (ch)

64 \times 30, 000 \times 2 = 3.84 MB/s

\frac{20 μ V}{2.5 V} \times 2.5 V = 20 μ V rms

$μ$ 이동도m²/V·s

ADC 드라이버와 샘플링 정착

ADC 드라이버 (버퍼 + R_iso + C_filt)

⚠️ 이상과 실제

이상	실제
ADC가 정확	INL/DNL, 미싱 코드, 기준전압 오차
샘플링이 즉시	획득 시간(acquisition time) 필요
채널 독립	멀티플렉스 메모리 효과 (10-03)
클럭이 정확	지터
절연하면 완전 격리	배리어 기생 용량(parasitic capacitance)으로 공통 모드 전류
데이터가 다 전송됨	대역폭 병목

⚖️ 고르는 기준

선택	✅	⚠️
SAR ADC	지연 없음, 멀티플렉싱 쉬움	AA 필터 부담
ΔΣ ADC	고분해능, AA 간단, DC 오프셋 수용	지연(latency), 느림
전용 AFE 칩	채널당 부품 최소, 검증됨	유연성↓, 특정 용도에 최적화
개별 부품 구성	최적화 자유	부품↑, 설계·검증 부담
큰 $R_{i so}$	발진 방지 확실	정착 느림
작은 $R_{i so}$	빠른 정착	발진 위험
절연	안전, 접지 루프 제거	비용, 지연, 절연측 전원
무선	완전 절연, 편의	대역폭 제한, 전력, 지연

액추에이터 간섭 — 측정을 망치는 실제 사례

모터·자극기·히터가 µV 측정을 파괴합니다. 시간 분리가 가장 강력한 해법이고, 나머지는 차선책입니다.

M \propto \frac{A _{1} A _{2}}{r ^{3}}

$A_{1}$ 1번 이득 $A_{2}$ 2번 이득 $M$ 상호 인덕턴스H $r$ 저항 (소신호)Ω

총 감소 = \frac{1}{16} \times \frac{1}{8} = \frac{1}{128}

"자극보다 먼저 끊고, 자극보다 나중에 붙인다"

액추에이터의 접지 결합

⚠️ 이상과 실제

이상	실제
접지 분리하면 격리	기생 용량(parasitic capacitance)으로 여전히 결합
차폐하면 안전	자기장은 통과
필터로 제거	ADC 포화하면 무효
한 가지로 해결	여러 대책의 누적
간섭이 일정	모터 부하·속도에 따라 변동

⚖️ 고르는 기준

대책	✅	⚠️
시간 분리	완전 제거, 거의 무료	연속 구동 불가, 제어 대역폭 손실
접지 분리	전도 결합 제거	배선 관리, 잘못하면 리턴 파괴
루프 면적↓	무료, 자기장에 유일한 대책	배치 제약
거리	강력 ( $1/ r^{3}$ )	장치 크기
스위칭 완화	EMI↓	손실↑, 발열
차폐(shielding)	전기장 차단	자기장 무효, 비용
리니어 구동	노이즈 없음	효율 급락, 발열
디지털 필터	유연	ADC 포화 시 무효

연습문제

인쇄하면 답이 접힌 채로 나옵니다 — 그대로 문제지가 됩니다. 위의 “답도 함께 인쇄” 를 켜면 풀이까지 펴서 나옵니다.

액티브 어레이 리드아웃 — 각 구조가 왜 필요한가1000채널, 목표 채널당 대역폭 2 kHz, 10비트 정확도. 필요한 τ는?
풀이
프레임 레이트: $4\times2\ \text{kHz} = 8$ kHz

프레임 시간: $125\ \mu$ s

채널당 시간: $125\mu/1000 = 125$ ns

τ: $125\text{ns}/(0.693\times11) = 16.4$ ns

$C_{col}$ = 3 pF이면 $R_{out} \leq 5.5$ kΩ → $g_m \geq 0.18$ mS → $I_D \approx 18\ \mu$ A

전력 (32열 가정): $32\times18\mu\times3 = 1.7$ mW ✅ 매우 여유
액티브 어레이 리드아웃 — 각 구조가 왜 필요한가채널 수를 2배(2000)로 늘리면서 대역폭을 유지하려면 무엇을 바꿔야 합니까?
풀이
채널당 시간이 절반(62.5 ns) → τ도 절반(8.2 ns) 필요

$R_{out} \leq \frac{8.2\text{n}}{3\text{p}} = 2.7\ \text{k}\Omega \Rightarrow g_m \geq 0.37\ \text{mS} \Rightarrow I_D \approx 37\ \mu\text{A}$

바이어스 전류 2배, 전력 2배.

⚠️ 그런데 $C_{col}$ 도 늘어납니다 (행이 2배면 OFF 트랜지스터도 2배):

$C_{col} = 2 + 2\times50\times0.02 = 4\ \text{pF}$

다시 계산하면 $R_{out} \leq 2.05$ kΩ → $g_m \geq 0.49$ mS → $I_D \approx 49\ \mu$ A

실제로는 2.7배 증가합니다. 채널 수를 늘리는 비용이 선형보다 큽니다.

대안:
- 열 병렬 ADC → 세틀링 요구 완화
- 어레이를 여러 블록으로 분할 → 각 블록의 $C_{col}$ 감소, 병렬 읽기
- 정확도 낮추기 (10→8비트: $0.693\times9/0.693\times11 = 0.82$ 배)
액티브 어레이 리드아웃 — 각 구조가 왜 필요한가전극 임피던스를 1 kHz에서 160 kΩ → 40 kΩ으로 개선했습니다. SNR은 얼마나 좋아집니까? 다른 이점은?
풀이
열잡음:

$e_n \propto \sqrt{R}: \quad 51\ \text{nV}/\sqrt{\text{Hz}} \rightarrow 25.5\ \text{nV}/\sqrt{\text{Hz}}$

총 잡음 (다른 항 포함):

기존: $\sqrt{51^2+2.5^2+20^2+5^2} = 56\ \text{nV}/\sqrt{\text{Hz}}$
개선: $\sqrt{25.5^2+2.5^2+20^2+5^2} = 33\ \text{nV}/\sqrt{\text{Hz}}$

SNR 개선: $20\log_{10}(56/33) = 4.6$ dB

⚠️ 잡음이 4배가 아니라 1.7배만 줄었습니다. 소스 팔로워의 1/f 잡음(20 nV/√Hz)이 이제 무시할 수 없게 되었기 때문입니다.

한 항을 줄이면 다음 항이 드러납니다. 이것이 노이즈 예산을 반복해서 계산해야 하는 이유입니다.

추가 개선을 하려면 1/f 잡음을 줄여야 합니다:
- 게이트 면적 증가 (밀도와 트레이드오프)
- CDS 강화
- 초핑
다른 이점:
1. DC 오프셋 감소 — 바이어스 전류 × 임피던스가 줄어듦
2. 대역폭 개선 — 배선 용량과의 시정수 감소 (버퍼가 있어도 게이트 노드는 영향받음)
3. 전극 안정성 — 낮은 임피던스는 대개 접촉이 좋다는 신호
4. 자극 가능 — 같은 전극으로 자극할 때 필요한 전압이 낮아짐
어떻게 낮추나:
- 전극 면적 증가 (공간 해상도 희생)
- 표면 처리 — PEDOT:PSS, 이리듐 산화물, 백금흑, 카본 나노튜브
→ 유효 표면적을 10~1000배 늘려 임피던스를 크게 낮춤
→ 공간 해상도를 희생하지 않고 임피던스만 낮출 수 있어 가장 좋은 방법
아날로그 프론트엔드 3종TIA에서 $R_{f}$ 를 1 MΩ에서 10 MΩ으로 바꾸면 SNR은?
풀이
- 신호: $R_f$ 에 비례 → 10배
- 저항 열잡음: $\sqrt{R_f}$ 에 비례 → 3.16배
$\text{SNR 개선} = \frac{10}{3.16} = 3.16배 = 10\ \text{dB}$

⚠️ 단, 대역폭은 감소하고 OP앰프 잡음의 $(1+C_{in}/C_f)$ 항이 커질 수 있습니다. $C_f$ 가 작아지므로 이 항이 나빠집니다 — 실제 개선은 10 dB보다 작습니다.
아날로그 프론트엔드 3종계측 증폭기(instrumentation amplifier) 입력에 100 pF 커패시터를 각각 접지로 달았습니다. 두 커패시터(capacitor)의 오차가 ±10%면 10 kHz에서 CMRR은?
풀이
$\Delta C = 20$ pF (최악)

10 kHz에서 두 경로의 임피던스 차이:

$\Delta Z \approx \frac{1}{2\pi\times10^4\times20\times10^{-12}} \approx 796\ \text{k}\Omega$

소스 저항 10 kΩ 기준으로 불균형 비율:

$\frac{10\text{k}}{796\text{k}} \approx 0.0126 \Rightarrow \text{CMRR} \approx 20\log_{10}\frac{1}{0.0126} = 38\ \text{dB}$

38 dB — 매우 나쁩니다.

해결: $C_{cm}$ 을 10 pF로 줄이고 $C_{diff}$ 를 10 nF로 → 차동 필터링은 유지하면서 CMRR 보호
저잡음 전원 $L$ = 2.2 µH, $C$ = 22 µF 필터의 공진 주파수와 Q(ESR 5 mΩ)는? 댐핑 설계는?
풀이
$f_0 = \frac{1}{2\pi\sqrt{2.2\times10^{-6}\times22\times10^{-6}}} \approx 22.9\ \text{kHz}$

$Q = \frac{1}{0.005}\sqrt{\frac{2.2\times10^{-6}}{22\times10^{-6}}} = 200\times0.316 = 63$

Q = 63 → 공진에서 +36 dB. 매우 위험합니다.

RC 댐핑:

$C_d = 4C = 88\ \mu\text{F} \rightarrow 100\ \mu\text{F}$

$R_d = \sqrt{L/C} = 0.316\ \Omega \rightarrow 0.33\ \Omega$

Q가 1 근처로 떨어집니다.

저잡음 전원AFE 잡음이 예상보다 큽니다. 전원 문제인지 어떻게 확인합니까?

풀이

결정적 시험: 배터리로 바꿔봅니다.

AFE 전원만 배터리(예: 리튬 셀 + 저잡음 LDO)로 교체
잡음 플로어를 다시 측정
잡음이 줄면 전원 문제, 그대로면 다른 원인(전극(electrode), 증폭기, 간섭(interference))

추가 진단:

시험	확인
FFT에서 스위칭 주파수 성분	벅 리플이 침투했는가
전원 잡음 직접 측정	얼마나 큰가
LDO NR 커패시터 확인	빠뜨리지 않았는가
디커플링 배치 확인	IC 핀 옆에 있는가
접지 리턴 경로 추적	디지털 전류가 아날로그 접지를 지나는가
벅을 끄고 배터리 직결	스위칭이 원인인지

주의: 오실로스코프(oscilloscope)로 전원 잡음을 측정할 때 프로브(probe) 접지 리드가 노이즈를 픽업합니다. 스프링 접지를 쓰고 20 MHz 대역 제한을 켜세요 (14-02).

MCU/DAQ 인터페이스64채널, 30 kSPS, 16비트. 데이터율과 적합한 인터페이스는?
풀이
$64\times30{,}000\times2 = 3.84\ \text{MB/s}$

인터페이스 가능?
UART ❌
USB 2.0 FS (1 MB/s) ❌
USB 2.0 HS (35 MB/s) ✅
Wi-Fi (1~5 MB/s) ⚠️ 아슬아슬
BLE ❌
이더넷 ✅

USB 2.0 HS 또는 이더넷을 씁니다. 무선이 필요하면 온보드 압축이나 데시메이션(decimation)이 필요합니다.
MCU/DAQ 인터페이스16비트 ADC(±2.5 V)에 기준전압 잡음 20 µVrms인 소자를 썼습니다. 실효 분해능은?
풀이
LSB = $5/65536 = 76.3\ \mu$ V

기준전압 잡음이 풀스케일에서 만드는 오차:

$\frac{20\ \mu\text{V}}{2.5\ \text{V}}\times2.5\ \text{V} = 20\ \mu\text{V rms}$

피크(3σ) = 60 µV ≈ 0.8 LSB

약 15비트 실효 (1비트 손실).

더 나쁜 경우: 잡음 50 µVrms면 피크 150 µV = 2 LSB → 14비트

개선: ADR4525(2.1 µVpp) 사용 → 손실 거의 없음
액추에이터 간섭 — 측정을 망치는 실제 사례모터 전류 루프 면적 40 cm², 측정 루프 5 cm², 거리 5 cm. 루프 면적을 각각 1/4로 줄이고 거리를 2배로 하면 결합은 얼마나 줄어듭니까?
풀이
상호 인덕턴스(inductance)는 대략 두 루프 면적의 곱에 비례하고 거리의 3제곱에 반비례합니다.

$M \propto \frac{A_1A_2}{r^3}$
- 면적: $\frac14\times\frac14 = \frac{1}{16}$
- 거리: $\frac{1}{2^3} = \frac18$
$\text{총 감소} = \frac{1}{16}\times\frac{1}{8} = \frac{1}{128}$

128배 감소 (42 dB). 부품을 하나도 바꾸지 않고 배치만으로 얻었습니다.
액추에이터 간섭 — 측정을 망치는 실제 사례히터를 PWM으로 제어하면서 µV 열전대를 측정합니다. 어떻게 하겠습니까?
풀이
시간 분리가 압도적으로 유리합니다.

이유: 열 시스템의 시상수는 초~분 단위입니다. 측정을 위해 히터를 10 ms 끄는 것은 온도에 전혀 영향이 없습니다.

구현:
1. 히터 PWM OFF
2. 안정화 대기 (1~10 ms — 전원 과도 소멸)
3. ADC 샘플링 (여러 번 평균)
4. 히터 PWM ON
5. 반복 (예: 100 ms 주기)
듀티 손실: 측정에 10 ms를 쓰고 주기가 100 ms면 히터 출력의 10%를 잃습니다. 히터 용량을 10% 키우면 보상됩니다.

추가 대책 (병행):
- 히터 전원·접지 완전 분리
- 열전대 배선 꼬기, 실드
- 히터 배선을 측정부에서 멀리
- 초퍼 안정화(chopper-stabilized) 증폭기 (µV 측정에 필수)
- 냉접점 온도 안정화
대안 (시간 분리가 불가능하면):
- PWM 주파수를 측정 대역 훨씬 위로 (> 100 kHz) → 필터로 제거
- 리니어 구동 (효율 희생)
- 위상 동기 샘플링
열·기계 시스템은 시간 상수가 커서 시간 분리가 거의 공짜입니다. 이 이점을 놓치지 마세요.
액추에이터 간섭 — 측정을 망치는 실제 사례신경 자극 후 5 ms 내에 기록을 시작해야 합니다. 어떤 설계가 필요합니까?
풀이
핵심: 증폭기가 포화하지 않게 하는 것

필수 요소:

1) 입력 blanking
- 자극 직전에 아날로그 스위치(analog switch)로 입력을 차단
- 자극 종료 후 재연결
- ⚠️ 스위치의 charge injection이 새로운 아티팩트를 만들 수 있음 → 작은 스위치, CDS
2) 낮은 첫 단 게인 + 고분해능 ADC
- 게인 10 이하로 유지하면 잔류 아티팩트가 있어도 포화하지 않음
- 24비트 ADC로 큰 동적 범위 확보
- 후처리로 아티팩트 제거
3) DC 서보 빠른 리셋
- 자극 후 서보 루프를 강제로 빠르게 수렴시킴
- 리셋 스위치로 적분 커패시터 방전
4) 전하 균형 자극 (charge-balanced)
- 양극성 펄스로 전극 분극을 상쇄
- 잔류 DC 오프셋 최소화
5) 자극-기록 전극 분리
- 가능하면 다른 전극 사용
- 결합이 크게 감소
6) 차동 자극
- 자극 전류가 기록 전극에 공통 모드로 실리게 → CMRR로 억제
타이밍 예:
| 시각 | 일어나는 일 |
|---|---|
| t = 0 | blanking ON |
| t = 0.05 ms | 자극 시작 |
| t = 0.25 ms | 자극 종료 |
| t = 0.3 ms | blanking OFF, DC 서보 리셋 |
| t = 1 ms | 서보 수렴 |
| t = 1~5 ms | 기록 가능 ✅ |

⚠️ 자극 직후 0~1 ms의 응답은 여전히 보기 어렵습니다. 이것이 폐루프 신경 인터페이스의 근본적 난제이고, 활발한 연구 주제입니다.

인터페이스	가능?
UART	❌
USB 2.0 FS (1 MB/s)	❌
USB 2.0 HS (35 MB/s)	✅
Wi-Fi (1~5 MB/s)	⚠️ 아슬아슬
BLE	❌
이더넷	✅