저잡음 전원

한 줄 요약 — 측정 시스템의 잡음 바닥은 전원이 정합니다. 계층적으로 방어하고, 각 층이 다른 주파수를 담당합니다.

설계 요구

계층적 구조

💡 단계마다 담당 주파수가 다릅니다. 벅이 만든 잡음을 π 필터가 고주파에서 깎고, LDO가 저주파에서 눌러 주고, 마지막 100 nF가 IC 바로 옆에서 순간 전류를 댑니다. 하나로는 전 대역을 못 덮습니다.

각 층이 다른 주파수 대역을 담당합니다. 한 가지로 전 대역을 커버할 수 없습니다.

단계별 설계

1. 벅 컨버터 (효율)

2. π 필터 (고주파 담당)

예: $f_{sw}$ = 500 kHz → $f_0 \leq 50$ kHz $L$ = 1 µH, $C$ = 10 µF → $f_0$ = 50.3 kHz ✅

⚠️ 반드시 댐핑이 필요합니다 (4-05):

Q = 31.6 → 공진에서 +30 dB — 필터가 노이즈를 30배 키웁니다!

RC 병렬 댐핑:

DC 손실 없이 Q를 1 근처로 낮춥니다 ✅

3. 초저잡음 LDO (저주파 담당)

필수: NR/BYP 핀에 커패시터 (없으면 잡음 10배)

4. 블록별 RC 격리

전압 강하: 5 mA 소비 시 50 mV — 허용 가능

💡 저항 하나로 수십 dB의 노이즈 감소를 얻습니다. 가장 비용 효율적인 방법입니다 (8-04).

⚠️ 페라이트 비드(ferrite bead)로 대체하면 DC 강하는 없지만 LC 공진(resonance)공진(resonance)공진 resonance인덕터와 커패시터의 임피던스가 서로 상쇄되는 주파수로, 그 자리에서 전압이나 전류가 크게 솟습니다.$$f_0 = \frac{1}{2\pi\sqrt{LC}}$$자세히 보기 → 위험이 생깁니다. 뒤 커패시터(capacitor)와의 공진을 확인하세요.

★ 잡음 계산 — 전체 예산

가정: 벅 리플(ripple)리플(ripple)리플 ripple직류가 되다 만 나머지 교류분으로, 평활 커패시터가 얼마나 큰지로 정해집니다.$$V_r = \frac{I}{f\,C}$$자세히 보기 → 30 mVpp @ 500 kHz

LDO 자체 잡음이 지배합니다 — 이상적인 상태입니다. 목표 5 µVrms를 크게 만족합니다.

π 필터가 없다면? LDO 입력에 10.6 mVrms가 그대로 들어와, PSRR 70 dB로 3.4 µVrms가 남습니다. 여전히 목표 안이지만 여유가 크게 줄어듭니다.

기준전압 — 별도 관리

ADC 기준전압(voltage reference)은 시스템 정확도의 상한입니다 (8-06).

RC 필터가 REF IC 앞뒤로 하나씩 붙는 것이 요점입니다. 앞의 것은 LDO 잡음을 막고, 뒤의 것은 REF IC 자신의 잡음을 깎습니다.

계산 — 16비트에서

LSB = $2.5/65536 = 38\ \mu$V

기준전압 잡음이 3 µVrms면 피크 9 µV — LSB의 24%. 허용 가능합니다.

일반 LDO(50 µVrms)를 기준으로 쓰면 피크 150 µV = LSB의 4배 → 실효 분해능이 14비트로 떨어집니다.

⚖️ 전원 선택 트레이드오프

세부 트레이드오프

레이아웃 규칙

시뮬레이션으로 확인

# examples/16-case-studies/lc-filter-damped.yaml
meta:
  name: 댐핑된 π 필터 (전원 노이즈 제거)
  lesson: docs/16-case-studies/03-low-noise-power.md
  note: RD/CD를 제거하면 50kHz에서 노이즈가 30dB 증폭되는 것을 확인
components:
  - {ref: VN,  type: vac, value: 1, label: 벅 리플}
  - {ref: C1,  type: c, value: 10u, params: {esr: 0.005}}
  - {ref: L1,  type: l, value: 1u,  params: {dcr: 0.05}}
  - {ref: C2,  type: c, value: 10u, params: {esr: 0.005}}
  - {ref: RD,  type: r, value: 0.33, label: 댐핑 저항}
  - {ref: CD,  type: c, value: 47u,  label: 댐핑 커패시터}
  - {ref: RL,  type: r, value: 33,   label: 100mA 부하}
nets:
  IN:   [VN.p, C1.1, L1.1]
  OUT:  [L1.2, C2.1, RD.1, RL.1]
  DAMP: [RD.2, CD.1]
  GND:  [VN.n, C1.2, C2.2, CD.2, RL.2]
analyses:
  - {type: ac, sweep: dec, points: 100, fstart: 1k, fstop: 10MEG}
expect:
  - {measure: gain_db, node: OUT, at: 50k,  analysis: ac, max: 3}
  - {measure: gain_db, node: OUT, at: 500k, analysis: ac, max: -35}

댐핑 없이: 50 kHz에서 +30 dB (노이즈 30배 증폭) ❌ 댐핑 있이: 50 kHz에서 +2 dB 이하 ✅

검증 방법

💡 “배터리로 바꿨을 때 잡음이 줄어드는가?” 가 전원 문제인지 아닌지를 판별하는 결정적 시험입니다.

🔌 실제 쓰임새 — 어느 시스템에 어느 전원 구조가 필요한가

전원 구조는 신호 크기와 목표 잡음 플로어(noise floor)잡음 플로어(noise floor)잡음 플로어 noise floor신호가 없을 때 남아 있는 잡음의 크기로, 이보다 작은 신호는 아무리 증폭해도 안 보입니다.자세히 보기 →가 결정합니다. 과하게 만들면 비용·부피·발열이 낭비되고, 부족하면 앞단에서 아무리 잘 만들어도 성능이 나오지 않습니다.

판단 기준

예: 입력 환산 목표 1 µV rms, 총 이득 1000 → 출력 1 mV rms. OP앰프 PSRR이 1 kHz에서 60 dB(1000배)라면 허용 전원 잡음은 1 mV rms. 일반 벅 컨버터의 리플(수십 mV)은 탈락, LDO(수십 µV)는 통과입니다.

⚠️ PSRR은 주파수가 올라가면 급락합니다. 100 kHz에서 20 dB(10배)밖에 안 되는 소자가 흔합니다. 스위칭 주파수가 그 대역에 있으면 LDO를 써도 소용없으므로, LC 필터로 먼저 깎아야 합니다.

⚠️ 이상과 실제의 차이

연습문제

문제 1. $L$ = 2.2 µH, $C$ = 22 µF 필터의 공진 주파수와 Q(ESR 5 mΩ)는? 댐핑 설계는?

exercises/16-03-lc-damping.yaml

문제 2. AFE 잡음이 예상보다 큽니다. 전원 문제인지 어떻게 확인합니까?

exercises/16-03-supply-culprit.yaml

이전 ← 02 아날로그 프론트엔드 3종 | 다음 → 04 MCU/DAQ 인터페이스