측정 회로 설계 방법론

한 줄 요약 — 어떤 측정 대상이든 적용할 수 있는 8단계 절차. 이 문서가 “앞으로 내가 직접 설계할 수 있게” 하는 본체입니다.

왜 절차가 필요한가

측정 회로 설계에서 실패하는 전형적인 순서는 이렇습니다:

문제는 “설계”를 하지 않고 “조립”을 했다는 것입니다.

올바른 순서는 이렇습니다:

핵심: 회로를 그리기 전에 “이 목표가 물리적으로 가능한가”를 먼저 계산합니다.

8단계 절차

단계	질문	산출물
1	신호원은 무엇인가?	등가회로, 임피던스(impedance)임피던스 impedance교류에서의 저항으로, 크기뿐 아니라 전압과 전류의 시간 차이(위상)까지 담은 복소수입니다. $Z_C = \frac{1}{j\omega C},\quad Z_L = j\omega L$ 자세히 보기 →, 신호 크기, 대역
2	신호를 꺼낼 수 있는가?	로딩(loading)로딩 loading뒷단이 앞단에서 전류를 끌어가면서 신호가 줄어드는 현상으로, 고임피던스 신호원에서 특히 심합니다.자세히 보기 →·대역폭(bandwidth) 계산
3	잡음 목표를 달성할 수 있는가?	노이즈 예산, 가능/불가능 판정
4	첫 단을 무엇으로 할 것인가?	소자 선택
5	게인을 어떻게 배분할 것인가?	단별 이득·레벨표
6	대역을 어떻게 자를 것인가?	필터 사양
7	어떻게 디지털화할 것인가?	샘플링률·분해능(resolution)분해능 resolutionADC 가 구분할 수 있는 가장 작은 전압 차이로, 비트 수와 기준전압으로 정해집니다. $1\,\mathrm{LSB} = V_{ref}/2^n$ 자세히 보기 →·ADC
8	어떻게 검증할 것인가?	시험 계획

3단계에서 “불가능” 판정이 나면 1단계로 돌아갑니다. 이것이 이 절차의 가장 중요한 부분입니다.

1단계 — 신호원을 등가회로로 그린다

질문: 신호원의 테브난(또는 노턴) 등가는 무엇인가?

항목	확인할 것
신호 크기	rms, 피크, 피크 팩터
출력 임피던스	주파수 의존성 포함
대역폭	최저·최고 주파수
DC 오프셋	크기, 드리프트
공통 모드	크기, 주파수
신호원 종류	전압원? 전류원? 전하원?

전극의 등가회로 (Randles 모델)

Z_{electrode} = R_s + \left(R_{ct}\parallel\frac{1}{j\omega C_{dl}}\right)

기호

omega각주파수angular frequencyrad/s

C_dl전기 이중층 용량double-layer capacitanceF

j허수 단위imaginary unit

R_ct전하 전달 저항charge transfer resistanceΩ

R_s신호원 저항source resistanceΩ

Z_electrode전극 임피던스electrode impedanceΩ

기호	의미	전형값
$R_s$	용액 저항	100 Ω ~ 10 kΩ
$R_{ct}$	전하 전달 저항(charge transfer resistance)	1 MΩ ~ 1 GΩ
$C_{dl}$	전기 이중층(electric double layer) 용량	0.1 ~ 100 nF

주파수별 임피던스 ( $R_s$ =1 kΩ, $R_{ct}$ =10 MΩ, $C_{dl}$ =1 nF):

| 주파수 | $|Z|$ | |---|---| | 1 Hz | ~10 MΩ | | 10 Hz | ~10 MΩ | | 100 Hz | 1.6 MΩ | | 1 kHz | 160 kΩ | | 10 kHz | 16 kΩ | | 100 kHz | 2 kΩ |

⚠️ “전극(electrode) 임피던스 160 kΩ”은 “1 kHz에서”를 붙여야 의미가 있습니다. 저주파에서는 훨씬 큽니다.

다른 신호원

신호원	등가	특징
열전대	전압원 + 수십 Ω	저임피던스, µV
포토다이오드	전류원 + 큰 용량	TIA 필요
압전 센서	전하원 + nF	전하 증폭기
스트레인 브리지	전압원 + 수백 Ω	차동, 큰 공통 모드
MEMS 정전용량(capacitance)	가변 용량	AC 여기 필요

2단계 — 신호를 꺼낼 수 있는가

세 가지 로딩을 계산합니다 (13-03).

a) 저항성

\text{손실} = \frac{Z_{source}}{Z_{source}+Z_{in}}

기호

Z_in입력 임피던스input impedanceΩ

Z_source신호원 임피던스source impedanceΩ

b) 용량성 — 대개 여기서 걸립니다

f_c = \frac{1}{2\pi Z_{source}C_{parasitic}}

기호

C_parasitic기생 정전용량parasitic capacitanceF

f_c차단 주파수cutoff frequencyHz

Z_source신호원 임피던스source impedanceΩ

$C_{parasitic}$ 목록을 만드세요:

요소	값
소자 입력 용량	2~10 pF
PCB 배선(trace)	1~3 pF/cm
커넥터	1~5 pF
케이블	100 pF/m
보호 소자	1~100 pF

판정: $f_c > 5\times f_{signal,max}$ 이어야 합니다.

c) 전류성

\Delta V = I_B\times Z_{source}

기호

Delta V전압 변화량voltage changeV

I_B베이스 전류base currentA

V전압voltageV

Z_source신호원 임피던스source impedanceΩ

판정: $\Delta V \ll$ 신호 크기, 또는 오프셋 제거 회로로 대응 가능

★ 2단계에서 자주 나오는 결론

“신호원 바로 옆에 버퍼를 두어야 한다”

이것이 대부분의 고임피던스 측정에서 나오는 결론입니다. 그리고 그 버퍼를 얼마나 가까이 둘 수 있는가가 시스템 구조를 결정합니다.

보드에 둘 수 있으면 → OP앰프 버퍼
센서 패키지 안에 → 집적 버퍼
소자 자체에 집적 → 16-01 액티브 어레이

3단계 — ★ 노이즈 예산 (가능/불가능 판정)

이 단계가 방법론의 핵심입니다.

절차

① 목표에서 허용 잡음 역산

v_{n,allowed} = \frac{V_{signal}}{10^{\text{SNR}_{target}/20}}

기호

SNR신호 대 잡음비signal-to-noise ratiodB

v_n,allowed전압 (순시값) (잡음, allowed)instantaneous voltage (noise, allowed)V

V_signal신호 전압signal voltageV

② 잡음 등가 대역폭(noise equivalent bandwidth)잡음 대역폭 noise equivalent bandwidth실제 필터가 통과시키는 잡음의 양을 같은 양의 잡음을 통과시키는 이상적인 벽돌담 필터의 폭으로 바꾼 값입니다. $\Delta f_n = k\,f_{-3\mathrm{dB}}$ 자세히 보기 → 계산

\Delta f_n = k\times f_{-3dB}

기호

Delta f대역폭bandwidthHz

f_-3dB−3 dB 대역폭−3 dB bandwidthHz

f_n잡음 주파수noise frequencyHz

k결합 계수 또는 상수coupling coefficient or constant

( $k$ = 1.57(1차), 1.11(2차), 1.05(3차))

③ 허용 잡음 밀도(noise density)잡음 밀도 noise density1 Hz 폭당 잡음의 크기로, 여기에 √대역폭을 곱해야 실제 잡음 전압이 됩니다. $v_n = e_n\sqrt{\Delta f}$ 자세히 보기 →

e_{n,allowed} = \frac{v_{n,allowed}}{\sqrt{\Delta f_n}}

기호

Delta f대역폭bandwidthHz

e_n,allowed잡음 전압 밀도 (잡음, allowed)noise voltage density (noise, allowed)V/√Hz

f_n잡음 주파수noise frequencyHz

v_n,allowed전압 (순시값) (잡음, allowed)instantaneous voltage (noise, allowed)V

④ 신호원 열잡음(thermal noise)열잡음 thermal noise모든 저항이 온도 때문에 내는 피할 수 없는 잡음으로, 측정의 바닥을 정합니다. $e_n = \sqrt{4k_BTR}$ 자세히 보기 →과 비교

e_{n,source} = \sqrt{4k_BT\,\text{Re}(Z_{source})}

기호

e_n,source신호원 열잡음 밀도source thermal noise densityV/√Hz

k_B볼츠만 상수Boltzmann constantJ/K

T온도 또는 주기temperature or period

Z_source신호원 임피던스source impedanceΩ

★ 판정

조건	판정
$e_{n,source} < 0.3\times e_{n,allowed}$	✅ 여유 있음 — 회로 설계로 달성 가능
$e_{n,source} \approx e_{n,allowed}$	⚠️ 아슬아슬 — 회로가 완벽해야 함
$e_{n,source} > e_{n,allowed}$	❌ 불가능 — 신호원이나 목표를 바꿔야 함

❌ 판정이 나오면 회로를 설계하지 마세요. 아무리 좋은 회로를 만들어도 목표를 달성할 수 없습니다.

대신 이렇게 하세요:

신호원 개선 — 전극 임피던스 낮추기(면적↑, 표면 처리)

대역 축소 — 필요한 대역만 (잡음 $\sqrt{\Delta f}$ )

목표 SNR 재검토 — 정말 그만큼 필요한가?

평균화 — 반복 가능한 신호라면 $1/\sqrt N$

냉각 — $\sqrt{T}$ (대개 비현실적)

잡음 예산 시트

잡음원	밀도 [nV/√Hz]	앞단 이득	입력 환산
신호원 열잡음		1
1단 소자 $e_n$		1
1단 소자 $i_n\times Z_S$		1
바이어스 저항 열잡음		1
2단 소자		$A_1$
필터 저항		$A_1A_2$
ADC		$A_{total}$
합계 (RSS)

4단계 — 첫 단 선택

3단계 결과에 따라 소자를 고릅니다.

$Z_{source}$	지배 잡음	선택
< 1 kΩ	$e_n$	바이폴라 (AD797, OPA1612)
1~100 kΩ	소스 열잡음	아무거나 (소스가 지배)
> 100 kΩ	$i_n\times Z_S$	JFET/CMOS (OPA140, ADA4530)

최적 소스 임피던스: $R_{S,opt} = e_n/i_n$ (12-02)

첫 단 구조

신호원	구조
고임피던스 전압원 (전극)	버퍼(팔로워) 또는 계측 증폭기(instrumentation amplifier)계측 증폭기 instrumentation amplifier두 입력 모두 임피던스가 높으면서 차동만 증폭하는 구조로, 전극 측정의 표준 첫 단입니다.자세히 보기 →
저임피던스 전압원	비반전 증폭
전류원 (포토다이오드)	TIA (반전(inverting))
전하원 (압전)	전하 증폭기
차동 신호(differential signaling)차동 신호 differential signaling두 선의 차이로 신호를 실어, 두 선에 똑같이 들어온 간섭은 빼서 지워 버리는 방식입니다.자세히 보기 →	계측 증폭기

첫 단 이득

제약 조건:

DC 오프셋으로 포화하지 않을 것 ← 대개 이것이 결정
간섭(interference)으로 포화하지 않을 것
GBW 제약
프리즈 공식상 10 이상이면 후단 잡음 무시 가능

A_1 \leq \frac{V_{headroom}}{V_{offset}+V_{interference}}

기호

A_11번 이득gain 1

V_headroom전압 (headroom)voltage (headroom)V

V_interference전압 (interference)voltage (interference)V

V_offset전압 (offset)voltage (offset)V

5단계 — 게인 배분

A_{total} = \frac{V_{ADC,FS}\times\text{여유}}{V_{signal,peak}}

기호

A_total전체 이득total gain

V_ADC,FS전압 (ADC, FS)voltage (ADC, FS)V

V_signal,peak전압 (신호, peak)voltage (signal, peak)V

단별 레벨표를 만듭니다:

단	이득	누적	헤드룸
입력	—	1
1단			✅/❌
…

모든 단에서 합계 < 헤드룸이어야 합니다.

GBW 제약: $A_{stage} \leq \dfrac{\text{GBW}}{f_{sig}\times k}$ ( $k$ =5~10)

→ 13-02

6단계 — 대역 자르기

HPF (저역 차단)

목적: DC 오프셋·드리프트 제거

f_{HP} \leq \frac{f_{signal,min}}{10}

기호

f_HP주파수 (HP)frequency (HP)Hz

f_signal,min신호 최소 주파수signal minimum frequencyHz

방법 선택 (13-05):

채널 수	권장
1~4	AC 커플링
8~32	DC 서보
32+	고분해능 ADC + 디지털

LPF (고역 차단, 안티에일리어싱)

n \geq \frac{6.02b+1.76}{20\log_{10}\left(\frac{f_s-f_{sig}}{f_{sig}}\right)}

기호

f_sig신호 주파수signal frequencyHz

f_s샘플링 주파수sampling frequencyHz

n비트 수 또는 개수number of bits or count

응답 선택:

파형 보존 필요 → 베셀
주파수 분리 필요 → 버터워스/체비셰프

오버샘플링을 적극 활용하세요 (13-06).

7단계 — 디지털화

항목	결정 기준
샘플링률	신호 대역의 5~50배 (오버샘플링 이점 고려)
분해능	입력 환산 LSB < 아날로그 잡음
ADC 종류	SAR(범용), ΔΣ(고분해능·저속), 파이프라인(고속)
기준전압	잡음·드리프트가 시스템 정확도를 정함 (8-06)
드라이버	정착 시간, 소스 임피던스 (10-03)
멀티플렉싱	채널당 세틀링 시간 확인 (9-06)

다채널이면

N_{ch}\times f_{frame}\times t_{settle} \leq 1

기호

f_frame프레임 주파수frame rateHz

N_ch개수 (ch)count (ch)

t_settle정착 시간settling times

t_{settle} = 0.693(b+1)\times R_{out}C_{bus}

기호

C_bus정전용량 (bus)capacitance (bus)F

R_out출력 저항output resistanceΩ

t_settle정착 시간settling times

이 식이 “채널 수 × 대역폭”의 상한을 정합니다 → 16-01

8단계 — 검증 계획

만들기 전에 어떻게 검증할지 정합니다.

검증	방법	확인 사항
임피던스	임피던스 애널라이저, 소진폭 AC 주입	신호원 등가회로가 맞는가
게인·대역폭	테스트 톤 주입 (14-05)	설계값과 일치하는가
잡음 플로어	입력 단락 후 출력 측정 (14-04)	예산과 일치하는가
크로스토크	한 채널에만 신호 주입	−80 dB 이하인가
세틀링	스텝 응답	충분한가
선형성	진폭 스윕	왜곡·포화
안정성	스텝 응답 오버슈트	4% 이하
실환경	더미 부하, 식염수 in-vitro	예상대로인가

💡 교정(calibration) 신호 주입 경로를 설계에 미리 넣으세요. 스위치로 알려진 신호를 입력에 넣을 수 있으면, 언제든 시스템 상태를 확인할 수 있습니다.

★ 전체 흐름 예제 — 요약

대상: 전극 1 MΩ(1 kHz), 신호 50 µV, 대역 1 Hz~5 kHz, 목표 SNR 20 dB

단계	결과
1	Randles 모델, 1 kHz에서 1 MΩ, DC 오프셋 ±100 mV
2	케이블 100 pF → $f_c$ = 1.6 kHz ❌ → 전극 옆 버퍼 필요
3	소스 열잡음 128.7 nV/√Hz, 허용 62 nV/√Hz → ❌ 불가능
3’	대역을 1 kHz로 축소 → 허용 138 nV/√Hz → ⚠️ 아슬아슬
3”	전극 임피던스 200 kHz로 개선 → 소스 잡음 57.5 nV/√Hz → ✅
4	CMOS 입력 (OPA140), 이득 10 (오프셋 제약)
5	총 이득 2500 = 10 × 16 × 16
6	HPF 0.1 Hz (DC 서보), LPF 1 kHz 4차 베셀
7	20 kSPS, 16비트 ΔΣ
8	테스트 톤, 잡음 플로어(noise floor), 식염수 시험

3단계에서 두 번 되돌아갔습니다. 이것이 정상이고, 이 과정이 설계입니다.

⚖️ 방법론 자체의 트레이드오프

접근	✅	⚠️
계산 먼저	실패를 미리 발견, 근거 있는 판단	시간, 파라미터 확보 필요
만들어보고 고치기	빠른 시작	근본 한계를 못 만나고 헤맴
시뮬레이션 위주	정량적, 반복 쉬움	기생·간섭이 빠지면 무의미
실측 위주	확실	느림, 원인 파악 어려움

권장: 계산 → 시뮬레이션(기생 포함) → 실측 순서. 각 단계가 다음 단계의 예상값을 제공합니다.

체크리스트 (인쇄용)

#	확인할 것	세부 항목
1	신호원 등가회로를 그렸는가?	크기 / 임피던스(주파수별) / 대역 / 오프셋 / 공통모드
2	로딩 3종을 계산했는가?	저항성 손실 / 용량성 대역폭 / 전류성 오프셋
3	노이즈 예산을 계산했는가?	허용 잡음 밀도 / 소스 열잡음 / 가능·불가능 판정 → ❌면 1단계로 복귀
4	첫 단 소자를 근거를 갖고 골랐는가?	소스 임피던스에 맞는 $e_n$ / $i_n$ / 첫 단 이득 제약
5	게인 배분표를 만들었는가?	각 단 레벨 / 헤드룸 / GBW
6	필터 사양을 정했는가?	HPF 방식 / LPF 차수·응답 / 오버샘플링
7	디지털화 사양을 정했는가?	샘플링률 / 분해능 / 기준전압 / (다채널) 세틀링
8	검증 계획이 있는가?	교정 신호 경로 / 잡음 플로어 측정법 / 크로스토크

다음 단계

이 방법론을 실제 시스템에 적용한 사례들:

다음 → 01 액티브 어레이 리드아웃