18장. 설계 실무

연습문제

인쇄하면 답이 접힌 채로 나옵니다 — 그대로 문제지가 됩니다. 위의 “답도 함께 인쇄” 를 켜면 풀이까지 펴서 나옵니다.

1. 값을 정하는 순서$RC$ = 100 µs 인 필터를 만듭니다. 신호원 임피던스가 1 kΩ 이고 뒷단은 OP앰프(입력 전류 1 pA)입니다. $R$ 과 $C$ 를 고르세요.
   풀이

   커패시터를 먼저. E6 에서 고르기 쉬운 것: 1 nF, 10 nF, 100 nF.

   $C$	필요한 $R$	판정
   1 nF	100 kΩ	잡음 40 nV/√Hz, 바이어스 오차 100 nV
   10 nF	10 kΩ	잡음 12.8 nV/√Hz, 바이어스 오차 10 nV
   100 nF	1 kΩ	잡음 4 nV/√Hz, 그런데 신호원과 같은 크기

   10 nF / 10 kΩ. 100 nF 쪽은 $R$ 이 신호원 임피던스(1 kΩ)와 같은 크기라
   신호원 저항이 $R$ 에 그대로 더해집니다 — 실제 $RC$ 가 200 µs 가 되어
   차단주파수가 796 Hz, 설계값의 절반으로 내려앉습니다. 1 nF 쪽은 잡음이
   커집니다.

   뒷단이 고임피던스(OP앰프 입력)라 직류 분압은 생기지 않습니다 — 커패시터가
   직류를 막아 신호원 저항에 전류가 안 흐르기 때문입니다. 어긋나는 것은 이득이
   아니라 차단주파수 입니다. 10 nF 쪽도 1.59 kHz 가 아니라 1.45 kHz 입니다.

   $R$ = 10 kΩ 은 E24 에 있고, $C$ = 10 nF 는 C0G 로 5% 를 구할 수 있습니다.
   $f_c = 1/(2\pi \times 10^{-4}) = 1.59$ kHz.

2. 값을 정하는 순서차동 증폭기를 1% 저항으로 만들었더니 CMRR 이 46 dB 였습니다. 60 dB 가 필요합니다. 어떻게 합니까?
   풀이

   $$\mathrm{CMRR} \propto \frac{1}{\epsilon} \quad\Rightarrow\quad 14\ \text{dB} = 5\text{배} \Rightarrow \epsilon \le 0.2\%$$

   선택지 셋:

   1. 0.1% 저항 — 66 dB. 개당 수백 원, 그런데 온도계수가 서로 다르면

   온도가 변할 때 다시 어긋납니다

   1. 저항 네트워크 (같은 패키지에 4개) — 절대값은 1% 여도 비가

   0.05% 이고 온도계수가 같이 움직입니다. 이게 정답에 가깝습니다

   1. 계측 증폭기 IC — 트리밍된 저항 + 버퍼 입력. 90 dB 이상.

   7-03

   측정 회로라면 3번입니다. 개별 저항으로 CMRR 을 맞추려는 것은 거의
   언제나 지는 싸움입니다.

3. 값을 정하는 순서이득이 5% 모자라서 $R_f$ 를 5% 올렸습니다. 무엇을 같이 확인해야 합니까?
   풀이

   넷을 봅니다.

   1. 잡음 — $R_f$ 열잡음이 $\sqrt{1.05} = 2.5\%$ 늘어납니다. 예산이

   빡빡했으면 넘칠 수 있습니다

   1. 대역폭 — 잡음 이득이 5% 올라 $f_{-3\mathrm{dB}} = \mathrm{GBW}/G_N$

   이 5% 줄어듭니다

   1. 기생 극점 — $R_f$ 와 병렬 기생 용량(0.5 pF)이 만드는 극점이 5%

   내려옵니다. $f_{0\mathrm{dB}}$ 에 가까웠으면 위상 여유가
   깎입니다

   1. OP앰프 출력 전류 — $R_g$ 를 안 건드렸으면 오히려 줄어듭니다 (괜찮음)

   애초에 이득을 저항으로 맞추려 한 것이 문제일 수 있습니다. 이득 오차는
   교정으로 흡수하는 것이 정석입니다 — 위 "어긋나도 되는 곳" 표의 첫 줄이
   그 뜻입니다.

4. 전극에서 ADC까지 — 처음부터 끝까지 한 번에같은 전극으로 SNR 26 dB 를 요구받았습니다. 가능합니까?
   풀이

   26 dB → 잡음 $50\mu/20 = 2.5$ µVrms.

   대역 1 kHz($\Delta f_n$ = 1570 Hz)에서
   $e_{n,\max} = 2.5\mu/\sqrt{1570} = 63$ nV/√Hz.

   전극만으로 129 nV/√Hz — 불가능합니다.

   전극을 그대로 두고 가능한 것은 대역을 줄이는 것뿐입니다:

   $$\Delta f_n \le \left(\frac{2.5\mu}{129\text{n}}\right)^2 = 376\ \text{Hz} \Rightarrow f_{-3\mathrm{dB}} \le 240\ \text{Hz}$$

   240 Hz 로 줄이면 됩니다. 그런데 그러면 스파이크 성분을 잃습니다.

   전극을 바꾸는 쪽: 임피던스를 1/4(250 kΩ)로 낮추면 잡음이 반으로 줄어
   $e_n$ = 64 nV/√Hz — 겨우 됩니다. 면적을 4배로 키우거나 표면 처리를 합니다.

   "불가능"이 아니라 "무엇을 포기할 것인가"의 문제로 바뀌었습니다. 이것이
   1단계 계산의 값어치입니다.

5. 전극에서 ADC까지 — 처음부터 끝까지 한 번에첫 단 이득을 100 으로 올리면 무엇이 먼저 깨집니까?
   풀이

   DC 반전위가 먼저입니다. ±300 mV × 100 = ±30 V — 3.3 V 전원에서
   말이 안 됩니다.

   DC 서보가 잡아 준다고 해도, 서보가 잡기 전 과도 상태에서 레일에 붙고
   회복에 서보 시정수(수 초)가 걸립니다. 전극을 붙이는 순간마다 몇 초씩
   못 쓰게 됩니다.

   그다음이 60 Hz 간섭: 5 mV × 100 = 500 mV. CMRR 로 줄어드니 이건 괜찮습니다.

   순서: DC → 간섭 → 헤드룸. 그래서 첫 단 이득은 DC 가 정합니다.

6. 전극에서 ADC까지 — 처음부터 끝까지 한 번에전극 두 개의 임피던스가 1 MΩ 과 1.5 MΩ 입니다. 실효 CMRR 은? 계측 증폭기 입력 임피던스는 $10^{10}$ Ω.
   풀이

   $$\mathrm{CMRR}_{\text{실효}} \approx \frac{Z_{in}}{\Delta Z} = \frac{10^{10}}{5\times10^5} = 2\times10^4 = 86\ \text{dB}$$

   소자의 90 dB 와 합치면(RSS 가 아니라 나쁜 쪽이 지배)
   약 84.6 dB.

   5 mV 공통모드가 $5\text{m}/10^{84.6/20} = 0.29$ µV 로 남습니다.
   신호 50 µV 의 0.6% — 아직 괜찮습니다.

   ⚠️ 그런데 전극이 마르면서 한쪽이 5 MΩ 이 되면 $\Delta Z$ = 4 MΩ,
   CMRR = 68 dB, 간섭 2 µV — 신호의 4% 입니다. 전극 임피던스를 주기적으로
   재야 하는 이유가 이것입니다 (14-03).

7. EasyEDA로 그리기 — 실제 순서ERC 를 통과했는데 보드가 안 켜집니다. ERC 가 못 잡았을 만한 것 다섯 가지를 드세요.
   풀이

   1. 전해 커패시터 극성 반대 — 연결은 맞으니 ERC 는 조용합니다
   2. 레귤레이터 입출력 뒤바뀜 — 핀 배치가 다른 패키지를 골랐을 때
   3. 저항 값이 자릿수 틀림 — 10 k 자리에 10 Ω
   4. 전원 정격 초과 — 5 V 부품에 12 V
   5. 접지가 갈라짐 — 아날로그/디지털 접지를 안 이었거나, 한 점 접지가

   실제로는 안 이어짐

   여섯 번째를 더하면: 부품이 안 붙어 있음(조립 누락). 그래서 테스트
   포인트와 육안 검사가 필요합니다 → 04 켜는 순서

8. EasyEDA로 그리기 — 실제 순서8채널 회로도를 어떻게 구성하겠습니까?
   풀이

   계층 시트로 나눕니다.

   시트 1: 전원 | 레귤레이터·디커플링·보호. 한 번만 그린다
   > 시트 2: 채널 (×8 반복) | 계측증폭기 + 서보 + 게인 + 필터
   > 시트 3: MUX·ADC·MCU | 채널 출력을 모아 받는다
   > 시트 4: 커넥터·테스트포인트

   채널 시트를 하나 그려서 8번 인스턴스화합니다. 값 하나를 고치면
   8채널이 같이 바뀌므로 실수가 줄어듭니다.

   ⚠️ 채널마다 다른 것(예: 채널 0만 교정용 신호 주입)이 있으면 계층
   안에서 처리하지 말고 상위 시트에서 처리합니다. 안 그러면 8개 중
   하나만 다른 상태가 되어 나중에 못 찾습니다.

9. EasyEDA로 그리기 — 실제 순서BOM 을 넘겼더니 조립 업체가 "R7 재고 없음, 대체 가능?" 이라고 물어왔습니다. 어떻게 답합니까?
   풀이

   R7 이 어디 쓰이는지에 따라 답이 완전히 다릅니다. 01 값을 정하는
   순서의 표를 봅니다.

   R7 이	답
   이득 저항 (교정으로 흡수)	가까운 값으로 대체 OK, 교정 계수만 바꿉니다
   필터 저항	5% 안이면 OK, $f_c$ 를 다시 계산해 확인
   차동 증폭기 비	안 됩니다. 짝인 저항도 같이 바꿔야 하고 정밀도가 같아야 합니다
   션트	안 됩니다. 전류 측정이 그만큼 틀립니다
   풀업	넓은 범위가 다 되므로 OK

   애초에 BOM 에 "대체 가능/불가"를 적어 두면 이런 질문이 안 옵니다.
   발주 전 체크리스트에 그 항목을 넣는 이유입니다.

10. 보드를 켜는 순서전원-접지 저항이 3 Ω 입니다. 켜도 됩니까?
    풀이

    안 됩니다. 3.3 V 를 넣으면 1.1 A 가 흐릅니다.

    정상은 디커플링이 충전된 뒤 수 kΩ 이상입니다. 3 Ω 은 단락입니다.

    찾는 법:

    1. 전류 제한을 50 mA 로 아주 낮게 걸고 켭니다 (전압이 0.15 V 로

    떨어지므로 아무것도 안 탑니다)

    1. 열화상이나 손가락으로 뜨거워지는 곳을 찾습니다
    2. 없으면 부품을 하나씩 떼면서 저항을 다시 잽니다 — 디커플링부터

    흔한 원인: 전해 커패시터 극성 반대, 레귤레이터 입출력 뒤바뀜,
    솔더 브리지, IC 뒤집힘.

11. 보드를 켜는 순서3단계에서 2단 OP앰프 출력이 VCC 에 붙어 있습니다. 무엇부터 확인합니까?
    풀이

    순서대로 셋:

    1. 귀환 저항이 붙어 있는가 — 저항계로 출력↔반전입력을 잽니다.

    개방이면 미납이거나 넷 이름 오타입니다. 귀환이 없으면 개루프 이득
    $10^6$ 이 옵셋을 곱해 무조건 레일에 붙습니다
    (7-08 루프 이득 문제 3 과 같은 상황)

    1. 비반전 입력에 바이어스 경로가 있는가 — 단일 전원인데 중점

    바이어스를 안 걸었으면 입력이 떠서 아무 데나 갑니다

    1. 앞단이 이미 레일에 붙어 있는가 — 1단을 먼저 봅니다. 앞이 붙어

    있으면 2단은 그걸 따라간 것뿐입니다

    1번이 압도적으로 많습니다.

12. 보드를 켜는 순서신호는 잘 나오는데 잡음이 계산의 3배입니다. 어떻게 좁힙니까?
    풀이

    스펙트럼을 먼저 봅니다. "3배"라는 숫자보다 어느 주파수에 있는지가
    답을 줍니다.

    스펙트럼 모양	원인	대책
    60 Hz 와 배음	전원 간섭	차폐·꼬임선·CMRR·접지 루프
    특정 kHz 스파이크	스위칭 전원	비드·LDO·레이아웃
    저주파에서 치솟음	1/f, 열 드리프트	초퍼 소자, 변조 측정
    고르게 3배	설계 계산 자체	저항값·소자 선택 재검토

    그리고 반드시:

    • 입력을 단락하고 재서 신호원 탓인지 회로 탓인지 가릅니다
    • 디지털을 끄고 재서 크로스토크인지 봅니다
    • 스코프만 재서 측정계 바닥을 압니다

    "고르게 3배"만이 설계로 되돌아가야 하는 경우이고, 나머지 셋은 전부
    만들기(레이아웃·차폐·접지)의 문제입니다. → 14-07