보드를 켜는 순서
한 줄 요약 — 새 보드에 전원을 바로 넣지 않습니다. 전류 제한을 걸고, 아래에서 위로, 한 번에 한 단씩 올립니다. 그래야 뭐가 잘못됐는지 알 수 있습니다.
왜 순서가 필요한가
전원을 그냥 넣으면 결과는 둘 중 하나입니다 — 되거나, 안 되거나. 안 되면 어디가 문제인지 알 방법이 없고, 최악의 경우 연기가 나면서 증거까지 없어집니다.
순서를 지키면 “여기까지는 맞았다”가 남습니다. 그것이 디버깅의 전부입니다.
0단계 — 전원 넣기 전 (여기서 절반이 잡힙니다)
공짜이고 되돌릴 수 없는 사고를 막습니다.
| 확인 | 방법 | 무엇을 잡는가 |
|---|---|---|
| 육안 | 확대경으로 훑기 | 브리지, 미납, 뒤집힌 부품, 안 붙은 부품 |
| 전원-접지 저항 | 멀티미터 저항 모드 | 단락 — 0 Ω 이면 절대 켜지 마세요 |
| 극성 | 전해·탄탈·다이오드·IC 1번 핀 | 폭발·역전압 |
| 커넥터 | 핀 번호와 방향 | 역결선 |
전원-접지 저항의 정상 범위: 디커플링 커패시터 때문에 처음에는 낮다가 올라갑니다. 수 초 뒤에 수 kΩ 이상이면 정상입니다. 계속 몇 Ω 이면 어딘가 단락입니다.
⚠️ 0 Ω 이 나오면 부품을 하나씩 떼면서 찾습니다. 열화상 카메라가 있으면 전류 제한을 아주 낮게(50 mA) 걸고 켜서 뜨거워지는 곳을 봅니다.
1단계 — 전류 제한을 걸고 켭니다
실험실 전원의 전류 제한이 이 단계의 전부입니다.
I_예상전류 (예상)current (예상)AI_limit전류 (limit)current (limit)A예상 전류는 설계할 때 계산해 둔 값입니다 (02 전극에서 ADC까지 7단계의 “전류 17 mA” 같은 것).
| 무슨 일이 | 뜻 |
|---|---|
| 제한에 안 걸리고 예상 전류 | ✓ 다음 단계 |
| 제한에 걸림 (CV → CC) | 단락이거나 부품 방향이 틀림. 바로 끕니다 |
| 전류가 예상의 1/10 | 전원이 어딘가에서 끊겼습니다 |
| 전류가 계속 오름 | 뭔가 뜨거워지고 있습니다. 바로 끕니다 |
전압도 낮게 시작합니다. 3.3 V 보드라면 1 V 부터 천천히 올리면서 전류를 봅니다. 단락이 있으면 낮은 전압에서 이미 드러나고, 그때는 아무것도 안 타 있습니다.
2단계 — 전원 레일
각 레일을 DC 로 재고, AC 로 다시 봅니다.
| 재는 것 | 기준 | 틀리면 |
|---|---|---|
| DC 전압 | 목표 ±5% | 레귤레이터 피드백 저항, 드롭아웃 확인 |
| 리플리플 ripple직류가 되다 만 나머지 교류분으로, 평활 커패시터가 얼마나 큰지로 정해집니다.자세히 보기 → (AC 커플링, 20 MHz 대역제한) | < 10 mVpp | 디커플링 부족, 벌크 부족 |
| 스위칭 잡음 | 스위칭 주파수에서 스파이크 | 레이아웃, 비드 |
| 기동 순서 | 아날로그가 디지털보다 먼저(또는 IC 요구대로) | 래치업 |
| 부하 과도 | 부하를 갑자기 걸었을 때 딥 | 벌크 커패시터 |
💡 리플을 잴 때 프로브 접지 리드를 쓰지 마세요. 15 cm 리드가 4 MHz 링잉을 만들어 없는 잡음을 보여 줍니다 — 3-05 RLC 의 계산이 그것입니다. 접지 스프링을 쓰거나 프로브 팁에 짧게 감습니다.
3단계 — 아날로그 DC (신호는 아직)
신호를 넣기 전에 가만히 있을 때 제자리에 있는지를 봅니다.
| 확인 | 기대값 |
|---|---|
| 각 OP앰프 출력의 DC | 중점(단일 전원이면 VCC/2) ± 수십 mV |
| 레일에 붙어 있는 것 | 없어야 합니다 — 있으면 그 단이 포화 |
| 기준전압 | 목표 ±0.1% |
| 바이어스 노드 | 계산값 |
레일에 붙어 있으면 원인은 셋뿐입니다.
- 귀환이 안 걸림 — 저항 미납, 넷 이름 오타
- 입력이 떠 있음 — 바이어스 경로가 없음
- 오프셋 × 이득이 헤드룸헤드룸 headroom신호가 포화하기까지 남은 여유로, 이것이 모자라면 큰 입력에서 파형이 잘려 나갑니다.자세히 보기 →을 넘음 — 02 전극에서 ADC까지 에서 첫 단 이득을 DC 가 정한다고 한 것이 이것입니다
⚠️ 여기서 발진을 놓치기 쉽습니다. DC 만 보면 멀쩡한데 실제로는 수십 MHz 로 떨고 있을 수 있습니다. AC 커플링으로 한 번 훑고, 프로브를 대면 잠잠해 지는지도 봅니다 — 잠잠해지면 그것이 발진 신호입니다 (7-09 안정성).
★ 4단계 — 신호를 한 단씩
테스트 톤을 넣고 단마다 프로브합니다. 설계할 때 만든 레벨표가 여기서 답지가 됩니다.
| 단 | 기대 레벨 | 실측 | 판정 |
|---|---|---|---|
| 입력 | 1 mVpp | ||
| 계측증폭기 출력 | 10 mVpp | ||
| HPF 출력 | 10 mVpp | ||
| 게인 출력 | 2 Vpp | ||
| LPF 출력 | 2 Vpp |
어긋난 첫 단이 범인입니다. 그 앞은 맞았으니까요.
| 증상 | 원인 후보 |
|---|---|
| 이득이 절반 | 다음 단이 로딩로딩 loading뒷단이 앞단에서 전류를 끌어가면서 신호가 줄어드는 현상으로, 고임피던스 신호원에서 특히 심합니다.자세히 보기 →하고 있음 |
| 이득이 0 | 귀환 미납, 넷 끊김, 소자 죽음 |
| 파형 꼭대기가 잘림 | 헤드룸 부족 — 이득을 줄이거나 오프셋 조정 |
| 파형이 울림 | 용량성 부하 — 격리 저항 |
| 고주파에서 이득 떨어짐 | GBW 부족, 또는 기생 용량 |
주파수를 훑어 대역도 확인합니다. 설계 대역의 1/10 부터 10배까지 넣어 보면 −3 dB 점이 계산과 맞는지 보입니다 (14-05 테스트 톤).
5단계 — 디지털·통신
| 확인 | 방법 |
|---|---|
| 클럭 | 주파수·진폭·에지. 오버슈트가 정격을 넘는지 |
| I2C/SPI | 로직 애널라이저. ACK 가 오는지 |
| 풀업 | 상승 시간이 규격 안인지 (9-05) |
| 리셋 | 전원 기동 시 제대로 걸리고 풀리는지 |
⚠️ 디지털이 켜진 뒤 아날로그를 다시 봅니다. 클럭이 돌기 시작하면 크로스토크크로스토크 crosstalk옆 배선의 신호가 용량이나 자기장을 타고 내 신호에 섞여 들어오는 것입니다.자세히 보기 →와 그라운드 바운스그라운드 바운스 ground bounce큰 전류가 접지 배선의 저항·인덕턴스를 지나면서 접지 자체가 출렁이는 현상입니다.자세히 보기 →가 생겨 아날로그 잡음이 올라갑니다. 3단계에서 조용하던 것이 5단계에서 시끄러워지면 그것이 원인입니다.
6단계 — 전체 성능
설계 목표와 대조합니다.
| 항목 | 재는 법 |
|---|---|
| 잡음 플로어잡음 플로어 noise floor신호가 없을 때 남아 있는 잡음의 크기로, 이보다 작은 신호는 아무리 증폭해도 안 보입니다.자세히 보기 → | 입력 단락하고 출력 스펙트럼 (14-04) |
| 대역 | 테스트 톤 스윕 |
| CMRR동상신호 제거비 CMRR두 입력에 똑같이 들어온 간섭을 얼마나 지워 내는지를 나타내며, 차동 측정의 값어치가 여기서 나옵니다.자세히 보기 → | 두 입력에 같은 신호를 넣고 출력 |
| 크로스토크 | 한 채널에만 신호, 옆 채널 출력 |
| 선형성 | 진폭을 바꿔 가며 출력 비 |
| 드리프트 | 30분 켜 두고 DC 변화 |
잡음 플로어가 계산보다 크면 순서대로 의심합니다.
⚠️ 4번을 먼저 확인하세요. 스코프의 잡음 플로어가 회로보다 크면 자기 잡음을 재고 있는 것입니다. 입력을 단락하고 스코프만 봐서 바닥을 먼저 압니다.
안 될 때 어디부터 자르는가
이등분합니다. 신호 체인이 5단이면 3단 출력을 먼저 봅니다.
5단이면 3번만 재면 범인이 나옵니다. 앞에서부터 하나씩 보면 최대 5번 입니다. 단이 많을수록 차이가 커집니다.
한 단으로 좁힌 뒤:
| 확인 순서 | 왜 이 순서인가 |
|---|---|
| 1. 전원 핀에 전압이 오는가 | 가장 흔하고 가장 쉬움 |
| 2. 입력 핀에 신호가 오는가 | 앞단인지 이 단인지 가름 |
| 3. 귀환 경로가 이어졌는가 | 미납·오타 |
| 4. 부품 값이 맞는가 | 저항계로 직접 |
| 5. 소자가 살아 있는가 | 마지막에 의심 |
5번을 먼저 의심하지 마세요. 소자가 죽는 일보다 납땜과 값 실수가 훨씬 흔합니다.
⚖️ 트레이드오프 — 얼마나 꼼꼼히 할 것인가
| 방식 | ✅ | ⚠️ |
|---|---|---|
| 전 단계 다 | 문제를 정확히 짚음 | 반나절 |
| 전원만 보고 바로 신호 | 빠름 | 아날로그 DC 문제를 신호 문제로 오해 |
| 전류 제한 없이 | 준비 없이 바로 | 되돌릴 수 없는 사고 |
| 자동 시험 스크립트 | 리비전마다 재사용 | 처음 만드는 비용 |
첫 보드는 꼭 전 단계를 밟습니다. 두 번째 보드부터는 1·2단계와 6단계만 해도 됩니다 — 설계가 같으니 3~5단계는 이미 검증됐습니다.
🔌 실제 쓰임새
- 조립 업체에서 온 보드 — 0단계 육안 검사가 가장 많이 잡습니다
- 리비전 2 — 고친 곳만 다시 보면 되므로 이 순서가 체크리스트가 됩니다
- 양산 검사 — 4·6단계를 자동화하면 그대로 시험 절차가 됩니다
⚠️ 이상과 실제의 차이
| 이상 | 실제 |
|---|---|
| 설계대로 동작 | 리비전 2까지는 각오합니다 |
| 안 되면 소자가 죽은 것 | 납땜·값·방향이 훨씬 흔합니다 |
| 한 번 되면 계속 됨 | 온도·개체차로 경계선 회로는 나중에 터집니다 |
| 프로브는 회로를 안 바꿈 | 프로브 로딩프로브 로딩 probe loading프로브를 대는 순간 그 용량과 저항이 회로에 붙어, 재려던 것을 바꿔 버리는 현상입니다.자세히 보기 →이 발진을 가리거나 만듭니다 |
| 잡음이 크면 회로 탓 | 측정계 바닥을 먼저 확인하세요 |
연습문제
문제 1. 전원-접지 저항이 3 Ω 입니다. 켜도 됩니까?
exercises/18-04-short-hunt.yaml풀이
안 됩니다. 3.3 V 를 넣으면 1.1 A 가 흐릅니다.
정상은 디커플링이 충전된 뒤 수 kΩ 이상입니다. 3 Ω 은 단락입니다.
찾는 법:
- 전류 제한을 50 mA 로 아주 낮게 걸고 켭니다 (전압이 0.15 V 로 떨어지므로 아무것도 안 탑니다)
- 열화상이나 손가락으로 뜨거워지는 곳을 찾습니다
- 없으면 부품을 하나씩 떼면서 저항을 다시 잽니다 — 디커플링부터
흔한 원인: 전해 커패시터 극성 반대, 레귤레이터 입출력 뒤바뀜, 솔더 브리지, IC 뒤집힘.
문제 2. 3단계에서 2단 OP앰프 출력이 VCC 에 붙어 있습니다. 무엇부터 확인합니까?
exercises/18-04-rail-stuck.yaml풀이
순서대로 셋:
-
귀환 저항이 붙어 있는가 — 저항계로 출력↔반전입력을 잽니다. 개방이면 미납이거나 넷 이름 오타입니다. 귀환이 없으면 개루프 이득 이 옵셋을 곱해 무조건 레일에 붙습니다 (7-08 루프 이득 문제 3 과 같은 상황)
-
비반전 입력에 바이어스 경로가 있는가 — 단일 전원인데 중점 바이어스를 안 걸었으면 입력이 떠서 아무 데나 갑니다
-
앞단이 이미 레일에 붙어 있는가 — 1단을 먼저 봅니다. 앞이 붙어 있으면 2단은 그걸 따라간 것뿐입니다
1번이 압도적으로 많습니다.
문제 3. 신호는 잘 나오는데 잡음이 계산의 3배입니다. 어떻게 좁힙니까?
exercises/18-04-noise-3x.yaml풀이
스펙트럼을 먼저 봅니다. “3배”라는 숫자보다 어느 주파수에 있는지가 답을 줍니다.
| 스펙트럼 모양 | 원인 | 대책 |
|---|---|---|
| 60 Hz 와 배음 | 전원 간섭 | 차폐·꼬임선·CMRR·접지 루프 |
| 특정 kHz 스파이크 | 스위칭 전원 | 비드·LDO·레이아웃 |
| 저주파에서 치솟음 | 1/f, 열 드리프트 | 초퍼 소자, 변조 측정 |
| 고르게 3배 | 설계 계산 자체 | 저항값·소자 선택 재검토 |
그리고 반드시:
- 입력을 단락하고 재서 신호원 탓인지 회로 탓인지 가릅니다
- 디지털을 끄고 재서 크로스토크인지 봅니다
- 스코프만 재서 측정계 바닥을 압니다
“고르게 3배”만이 설계로 되돌아가야 하는 경우이고, 나머지 셋은 전부 만들기(레이아웃·차폐·접지)의 문제입니다. → 14-07
이전 ← 03 EasyEDA로 그리기 | 다음 → 17장. 워크플로