빈 화면에서 시작하는 법

한 줄 요약 — 회로도는 부품부터 놓는 것이 아니라 블록의 경계부터 긋습니다. 경계마다 정해야 할 숫자는 딱 세 개(임피던스·레벨·대역)이고, 그 셋이 정해지면 안쪽 부품은 계산으로 따라 나옵니다.

이 문서와 16장의 차이

16장 측정 회로 설계 방법론은 계산 순서입니다 — 신호원을 파악하고, 잡음 예산을 세우고, 가능/불가능을 판정합니다.

이 문서는 그리는 순서입니다. EasyEDA를 켜서 빈 시트를 보고 있을 때, 손을 어디부터 대는가.

둘은 순서대로 이어집니다. 계산을 건너뛰고 그리기 시작하면, 그린 다음에 “이 목표는 애초에 불가능했다”를 알게 됩니다.

처음 하는 일 — 부품이 아니라 경계를 긋는다

빈 시트에서 사람들이 가장 먼저 하는 일은 OP앰프 심볼을 하나 꺼내 놓는 것입니다. 그러면 그 순간부터 그 OP앰프를 중심으로 회로가 자라납니다. 필요해서 놓은 것이 아니라 먼저 놓았기 때문에 쓰게 됩니다.

처음 그릴 것은 심볼이 아니라 네모 다섯 개입니다.

이 다섯 칸은 대상이 전극이든 광다이오드든 스트레인 게이지든 바뀌지 않습니다. 바뀌는 것은 각 칸에 무엇이 들어가는가뿐입니다.

이 단계에서는 부품을 정하지 않습니다. 정하는 것은 칸 사이의 선에 붙는 숫자입니다.

경계에 적는 세 숫자

블록과 블록 사이의 화살표마다 세 가지를 적습니다. 설계에서 실제로 판단이 필요한 지점은 거의 전부 이 세 숫자 중 하나입니다.

예를 들어 전극 → 버퍼 경계는 이렇게 적힙니다.

전극  ──[ 1 MΩ / 50 µVrms / 0.5 ~ 5 kHz ]──►  버퍼

이 한 줄이 버퍼의 사양을 거의 다 정합니다.

• 왼쪽이 1 MΩ이므로 버퍼의 입력 임피던스는 최소 100 MΩ 이어야 합니다 (1% 이내로 로딩하려면 100배). → FET 입력
• 50 µV라는 크기가 입력환산잡음 상한을 정합니다. 5 kHz 대역에서 SNR 20 dB를 원하면 잡음은 5 µVrms 이하, 즉 잡음 밀도 약 70 nV/√Hz 이하.
• 1 MΩ 자체가 이미 열잡음열잡음열잡음 thermal noise모든 저항이 온도 때문에 내는 피할 수 없는 잡음으로, 측정의 바닥을 정합니다.$$e_n = \sqrt{4k_BTR}$$자세히 보기 → 128 nV/√Hz를 냅니다. 소자를 아무리 잘 골라도 이 아래로는 못 갑니다. 여기서 목표가 불가능하면 16장 1단계로 돌아갑니다.

핵심: 부품을 고르기 전에 경계의 숫자를 먼저 적습니다. 부품 선택은 그 숫자를 만족하는 것을 찾는 검색 작업이지, 판단이 아닙니다.

각 블록에서 정해지는 값과 그것을 구속하는 것

경계가 정해지면 각 블록 안에서 정할 것이 자동으로 좁혀집니다.

왼쪽 열은 내가 정하는 것이고, 오른쪽 열은 내가 못 정하는 것입니다. 설계는 오른쪽이 허용하는 범위 안에서 왼쪽을 고르는 일입니다. 오른쪽이 왼쪽을 허용하지 않으면 구조를 바꿔야 합니다 — 값을 조금 만지는 것으로는 안 됩니다.

한 블록을 채우는 순서 — 골격 → 값 → 실제 부품

블록 하나를 실제 회로로 바꿀 때도 순서가 있습니다.

1단계 — 골격. 이득이 어디서 나오고 귀환이 어디로 도는지만 그립니다. 값은 아직 적지 않습니다. 이 단계에서 잘못된 구조를 잡아내면 나중에 값을 다시 계산할 일이 없습니다.

2단계 — 값. 저항·커패시터의 값을 계산합니다. 비를 먼저, 절대값을 나중에 정합니다. 비반전 증폭기라면 이득 100은 $R_2/R_1 = 99$로 정해지고, 이것이 1 kΩ/99 kΩ인지 100 Ω/9.9 kΩ인지는 다른 이유로 정합니다.

• 작게 하면: 저항 열잡음이 줄지만 OP앰프가 더 큰 전류를 흘려야 합니다.
• 크게 하면: 전류는 줄지만 잡음이 커지고, 기생 용량과 만나 대역이 깎입니다.
• 실전 범위는 귀환 저항 1 kΩ ~ 100 kΩ. 이 밖으로 나가려면 이유가 있어야 합니다.

3단계 — 실제 부품. E24 계열로 반올림하고, 실제 판매되는 품번으로 바꾸고, 정격을 확인합니다. 반올림하면 옴의 법칙옴의 법칙옴의 법칙 Ohm's law저항에 걸리는 전압은 흐르는 전류에 비례하고, 그 비례상수가 저항입니다.$$V = IR$$자세히 보기 →으로 계산한 값이 조금씩 어긋나므로 어긋나도 되는 곳과 안 되는 곳을 구분해야 합니다.

언제 되돌아가는가

설계가 막히는 것은 정상입니다. 문제는 어디로 돌아가야 하는지 모르는 것입니다.

한 칸 앞이 아니라 표가 가리키는 곳으로 돌아갑니다. 잡음이 모자란데 게인단만 만지면 아무 일도 일어나지 않습니다 — 잡음은 첫 단에서 결정되기 때문입니다.

그리면서 같이 적어 두는 것

회로도는 나중에 자신이 다시 읽을 문서입니다. 그리는 동안에만 알고 있는 것들을 시트에 남깁니다.

• 넷 이름 — IN, BUF, AMP, OUT처럼 신호가 지나는 순서대로. NET_0042는 디버깅할 때 아무것도 알려 주지 않습니다.
• 경계의 세 숫자 — 위에서 적은 것을 회로도 텍스트로 그대로 붙여 둡니다.
• 테스트 포인트 — 각 단의 출력. 없으면 보드가 온 뒤에 프로브를 댈 곳이 없습니다.
• 디커플링 — 전원 핀마다. 나중에 추가하면 배치가 이미 굳어 있어 멀리 놓게 됩니다.
• 왜 이 값인지 — 한 줄 주석. 6개월 뒤의 자신은 남입니다.

예제로 보기

13장의 전체 신호 체인이 위 순서를 그대로 따라 그려진 회로입니다.

읽는 순서는 이렇습니다.

1. SRC → IN 경계: 1 MΩ 전극, 50 µV. 그래서 U1은 FET 입력 버퍼.
2. IN 의 CIN 3 pF: 1 MΩ과 만나 53 kHz 대역 상한. 신호 대역 5 kHz보다 충분히 위 → 통과.
3. BUF → FB2 경계: 버퍼 출력이므로 임피던스가 낮아졌고, 여기서부터 이득을 걸어도 됩니다. 1 kΩ/99 kΩ → 이득 100.
4. AMP → OUT: RF·CF 로 5 kHz LPF. 잡음 대역을 여기서 닫습니다.

expect 에 이득 40 dB가 적혀 있어 시뮬레이션이 이 판단을 매번 다시 확인합니다.

⚖️ 이 순서를 지키면 잃는 것

⚠️ LED 하나 켜는 회로에 경계 표를 그리지는 않습니다. 이 순서는 되돌아갈 일이 생기는 규모부터 값을 합니다 — 대략 블록이 셋 이상이거나, 잡음·대역 목표가 숫자로 적혀 있을 때입니다.

🔌 실제 쓰임새

• PCB를 발주하기 전 — 경계의 세 숫자가 다 적혀 있는지가 마지막 검토 항목입니다.
• 남의 회로도를 읽을 때 — 같은 순서로 경계를 그어 보면 그 설계자가 무엇을 구속으로 봤는지 드러납니다.
• AI에게 회로를 부탁할 때 — “OP앰프 회로 만들어 줘”가 아니라 경계의 세 숫자를 주면 결과가 달라집니다 (17-05).

연습문제

1. 광다이오드(암전류 1 nA, 신호 광전류 10 nA ~ 1 µA, 접합 용량 50 pF)를 12비트 ADC로 읽으려 합니다. 다섯 칸 블록도를 그리고 각 경계에 세 숫자를 적으세요.

exercises/18-00-photodiode-frontend.yaml

2. 비반전 증폭기의 이득을 100으로 정했습니다. 귀환 저항을 (a) 100 Ω/9.9 kΩ (b) 1 kΩ/99 kΩ (c) 10 kΩ/990 kΩ 중에서 고르는 기준을 세 가지 적으세요.

exercises/18-00-feedback-choice.yaml

3. 다음은 어디로 돌아가야 합니까? “8채널을 각각 1 kHz로 읽어야 하는데, 멀티플렉서 뒤 앰프의 정착 시간이 200 µs라서 8 × 200 µs = 1.6 ms > 1 ms 입니다.”

exercises/18-00-settling-budget.yaml

이전 ← 16장 05 액추에이터 간섭 | 다음 → 01 값을 정하는 순서