7장. OP앰프
왼쪽 절반에만 찍고 오른쪽은 백지로 비웁니다 — 읽으면서 옆에 적어 보세요. 내용은 하나도 안 자릅니다.
2단으로 빽빽하게, 표시된 것만 — 시험 직전에 훑는 배치입니다.
이상적 OP앰프와 가상 단락
두 가지 규칙(입력 전류 0, 두 입력 전압 같음)만 알면 대부분의 OP앰프 회로를 풀 수 있습니다.
이동도m²/V·s전압V
전류 이득 (BJT)이득 (CL)개루프 이득
1번 저항Ω2번 저항Ω전압V입력 전압V출력 전압V
전압 이득1번 저항Ω2번 저항Ω입력 전압V출력 전압V
1번 저항Ω2번 저항Ω입력 전압V출력 전압V
전압 이득1번 저항Ω2번 저항Ω
이득 (CL)
이득 (CL)
전압 이득
1번 저항Ω2번 저항Ω
부귀환은 "결정론적 오차"는 고치지만 "랜덤 잡음"은 못 고칩니다.
⚠️ 이상과 실제
| 가정 | 실제로 문제가 되는 곳 |
|---|---|
| 고주파에서 이득 부족 → GBW 제약 | |
| 입력 전류 0 | 고임피던스 소스에서 옵셋 |
| 입력 옵셋 전압(µV~mV)만큼 차이 | |
| 출력 임피던스 0 | 용량성 부하에서 발진 |
| 잡음 없음 | 저잡음 설계의 주요 제약 |
⚖️ 고르는 기준
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 작은 피드백 저항 (1 k급) | 열잡음(thermal noise) 낮음, 기생 용량(parasitic capacitance) 영향 적음(넓은 대역), 누설 영향 적음 | 출력이 큰 전류를 공급해야 함 → 왜곡·발열, 소비 전력 |
| 큰 피드백 저항 (1 M급) | 출력 부담 적음, 저전력 | 열잡음 큼, 기생 용량과 극을 만들어 발진 위험, 바이어스 전류 오차 |
⚖️ 고르는 기준
| / | 피드백 저항 잡음 | 출력 전류 (1 V 출력 시) | |
|---|---|---|---|
| A | 100 kΩ / 1 kΩ | 40.7 nV/√Hz | 10 µA |
| B | 1 kΩ / 10 Ω | 4.07 nV/√Hz | 1 mA |
반전·비반전·버퍼
세 가지 기본 구성의 특성을 비교하고, 언제 무엇을 쓸지 정합니다.
잡음 이득피드백 저항Ω게이트 저항Ω
입력 전압V출력 전압V
1번 저항Ω2번 저항Ω3번 저항Ω피드백 저항Ω출력 전압V1번 전압V2번 전압V3번 전압V
전압 (offset, 출력)V
피드백 저항Ω게이트 저항Ω
잡음 이득입력 저항Ω피드백 저항Ω
부하 정전용량F주파수 (pole)Hz출력 저항Ω
⚠️ 이상과 실제
| 이상 | 실제 |
|---|---|
| 이득이 저항비로 정확 | 저항 오차 ±1% → 이득 오차 |
| 무한 대역폭 | GBW/이득 |
| 입력 임피던스 무한 | 입력 용량(수 pF)이 고주파에서 로딩 |
| 출력 임피던스 0 | 고주파에서 상승 → 용량성 부하에서 발진 |
| 옵셋 없음 | 각 단마다 옵셋이 누적 |
⚖️ 고르는 기준
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 비반전 구성 | 입력 임피던스 매우 높음 | 공통 모드 신호가 큼 → CMRR 오차, 공통 모드 입력 범위 제약, 최소 이득 1 |
| 반전 구성 | 공통 모드 0(정확도↑), 이득 <1 가능, 가산 쉬움, 안정성 좋음 | 입력 임피던스가 으로 제한, 위상 반전 |
| 버퍼 | 최고의 임피던스 변환, 부품 최소 | 가장 발진하기 쉬움, 이득 없음 |
| 버퍼에 직렬 저항 추가 | 용량성 부하에서 안정 | 출력 임피던스 증가 |
| 여러 단으로 분할 | 대역폭·안정성 확보, 단 사이 필터 삽입 | 부품·전력·면적, 옵셋 누적 |
차동 증폭기와 계측 증폭기
두 입력의 차이만 증폭하고 공통 성분은 버립니다. 생체 신호 측정의 표준 프론트엔드입니다.
이득 (cm)드레인 이득출력 전압V1번 전압V2번 전압V
이득 (cm)드레인 이득동상 신호 제거비dB
1번 저항Ω2번 저항Ω출력 전압V1번 전압V2번 전압V
동상 신호 제거비dB1번 저항Ω2번 저항Ω
드레인 이득1번 저항Ω2번 저항Ω게이트 저항Ω
입력 환산 전압 잡음 밀도V/√Hz입력 환산 전류 잡음 밀도A/√Hz볼츠만 상수J/K신호원 저항Ω온도 또는 주기잡음 전체 전압 (순시값)V
동상 신호 제거비dB전극 임피던스Ω입력 임피던스Ω
동상 신호 제거비dB
동상 신호 제거비dB
동상 신호 제거비dB
임피던스Ω
동상 신호 제거비dB임피던스Ω입력 임피던스Ω
아무리 좋은 증폭기를 써도 전극이 나쁘면 소용없습니다.
⚠️ 이상과 실제
| 이상 | 실제 |
|---|---|
| CMRR 무한 | 저항 정합·소자 정합으로 제한 |
| CMRR이 주파수 무관 | 주파수가 올라가면 급격히 저하 (60 Hz에서는 좋아도 10 kHz에서는 나쁠 수 있음) |
| 입력 임피던스 무한 | 입력 용량(수 pF)이 고주파에서 불균형을 만듦 |
| 전극 임피던스 무관 | 불균형이 CMRR을 지배 |
| 이득이 정확 | 오차 + 내부 저항 오차 |
⚖️ 고르는 기준
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 계측 증폭기 IC | CMRR·입력 임피던스 우수, 이득 1개 저항, 트리밍됨 | 비쌈, 잡음이 개별 소자보다 나쁠 수 있음, 대역폭(bandwidth) 제한 |
| 개별 OP앰프 3개 | 소자 선택 자유(초저잡음 가능), 저렴 | 저항 정합이 어려움 → CMRR 낮음 |
| 저항 어레이 사용 | 정합 0.05%, TCR 추종 | 값 조합 제한, 비쌈 |
| 이득을 크게 (1단에서) | CMRR 개선(이득만큼), 후단 잡음 영향↓ | 공통 모드 신호도 함께 커져 포화(saturation) 위험, 대역폭↓ |
| 이득을 작게 | 큰 공통 모드에서도 포화 안 함 | CMRR 개선 없음, 후단 잡음 영향↑ |
| CMOS 입력 | 바이어스 전류 pA, 고임피던스 소스에 유리 | 전압 잡음·1/f 잡음이 큼 |
| 바이폴라 입력 | 낮은 전압 잡음 | 바이어스 전류 nA → 고임피던스에서 옵셋·전류 잡음 |
비교기와 히스테리시스
두 전압을 비교해 디지털 출력을 냅니다. 히스테리시스(hysteresis)가 없으면 문턱 근처에서 발진합니다.
잡음 전압 밀도V/√Hz전압V전압 (high)V전압 (low)V출력 전압V
1번 저항Ω2번 저항Ω출력 High 전압V기준 전압V전압 (TH)V
1번 저항Ω2번 저항Ω출력 Low 전압V기준 전압V전압 (TL)V
전압 변화량V1번 저항Ω2번 저항Ω전압 (hyst)V출력 High 전압V출력 Low 전압V
전압 변화량V1번 저항Ω2번 저항Ω전압V
1번 저항Ω2번 저항Ω
전압 (TH)V
전압 (TL)V
1번 저항Ω2번 저항Ω
⚠️ 이상과 실제
| 이상 | 실제 |
|---|---|
| 즉시 전환 | 전파 지연 (ns~µs), 입력 오버드라이브에 따라 달라짐 |
| 문턱이 정확 | 입력 옵셋 전압(mV급)만큼 이동 |
| 출력이 깨끗 | 전환 시 링잉(ringing), 전원 스파이크 |
| 히스테리시스가 계산대로 | , 이 부하에 따라 변동 |
| 발진 안 함 | 히스테리시스 없으면 반드시 발진 (기생 피드백) |
⚖️ 고르는 기준
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 히스테리시스 크게 | 노이즈 면역 강함, 확실한 전환 | 작은 신호를 놓침, 문턱 정확도 저하, 타이밍 오차 |
| 히스테리시스 작게 | 정밀한 문턱 | 노이즈로 채터링 |
| 빠른 비교기 | 짧은 전파 지연 | 소비 전류 큼, 발진하기 쉬움, EMI |
| 느린 비교기 | 저전력, 안정 | 지연 |
| 오픈 드레인(drain) 출력 | 와이어드 OR 가능, 레벨 변환 자유 | 풀업(pull-up) 저항 필요, 상승 시간이 로 느림 |
| 푸시풀 출력 | 빠른 상승·하강 | 레벨 고정, 관통 전류 |
| 입력 RC 필터 추가 | 고주파 노이즈 제거 | 응답 지연 |
액티브 필터
OP앰프로 인덕터(inductor) 없이 급격한 필터를 만듭니다. 다만 OP앰프의 잡음과 대역폭(bandwidth) 한계가 그대로 들어옵니다.
1번 정전용량F2번 정전용량F공진 주파수Hz전하 / 품질 계수1번 저항Ω2번 저항Ω
1번 정전용량F2번 정전용량F공진 주파수Hz전하 / 품질 계수저항Ω
비트 수 또는 개수
입력 환산 전압 잡음 밀도V/√Hz볼츠만 상수J/K저항Ω온도 또는 주기
저항Ω
입력 환산 전압 잡음 밀도V/√Hz
이동도m²/V·s잡음 전압 (실효값)V
⚠️ 이상과 실제
| 이상 | 실제 |
|---|---|
| 설계대로 | 부품 오차로 ±10~20% 변동 |
| 무한 감쇠 | 살렌-키는 고주파에서 누설, OP앰프 GBW 한계 |
| 잡음 없음 | OP앰프 + 저항 잡음 |
| 선형 | 대신호에서 슬루레이트(slew rate) 제한·포화 |
| 위상 왜곡 무시 | 군지연이 파형을 변형 |
⚖️ 고르는 기준
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 액티브 필터 | 급격한 차단, 이득, 단 격리, 인덕터 불필요 | OP앰프 잡음·왜곡·전력 추가, 대신호에서 포화, GBW 제한 |
| 패시브 RC | 잡음 추가 없음, 포화 없음, 전력 불필요 | 완만한 차단, 로딩 문제 |
| 차수를 높임 | 급격한 차단 | 부품↑, 위상 왜곡·군지연(group delay)↑, 부품 오차 감도↑, 잡음 대역폭은 오히려 감소 |
| 큰 저항 / 작은 커패시터 | 커패시터가 싸고 작음 | 열잡음↑, 바이어스 전류 오차↑, 기생 용량(parasitic capacitance) 영향↑ |
| 작은 저항 / 큰 커패시터 | 저잡음 | 커패시터가 크고 비쌈, OP앰프 구동 부담 |
| C0G 커패시터 | 안정, 저손실, DC 바이어스 없음 | 큰 값이 비쌈 |
| X7R 커패시터 | 싸고 작음 | DC 바이어스·온도로 값이 변해 가 이동, 마이크로포닉스(microphonics) |
⚖️ 고르는 기준
| 잡음 밀도(noise density) | |
|---|---|
| 1 kΩ | 4.1 nV/√Hz |
| 10 kΩ | 12.9 nV/√Hz |
| 100 kΩ | 40.7 nV/√Hz |
실제 OP앰프의 한계
데이터시트에서 무엇을 봐야 하는가. 측정 회로에서는 잡음·옵셋·바이어스 전류가 대역폭(bandwidth)보다 중요할 때가 많습니다.
이동도m²/V·s거리 또는 두께m온도 또는 주기전압 (OS)V
입력 환산 전압 잡음 밀도V/√Hz입력 환산 전류 잡음 밀도A/√Hz
잡음 전체 잡음 전압 밀도V/√Hz입력 환산 전압 잡음 밀도V/√Hz입력 환산 전류 잡음 밀도A/√Hz볼츠만 상수J/K신호원 저항Ω온도 또는 주기
입력 환산 전압 잡음 밀도V/√Hz입력 환산 전류 잡음 밀도A/√Hz저항 (신호원, opt)Ω
−3 dB 대역폭Hz이득 대역폭 곱Hz
이동도m²/V·s거리 또는 두께m시간s출력 전압V
최대 주파수Hz전압 (peak)V
최대 주파수Hz
전압 변화량V전원 제거비dB전압 (OS)V전압 (supply)V
전압 변화량V전압V
볼츠만 상수J/K신호원 저항Ω온도 또는 주기
⚖️ 고르는 기준
| 우선 사항 | 선택 | 대가 |
|---|---|---|
| 저잡음 (저임피던스 소스) | 바이폴라 (AD797, OPA1612) | 바이어스 전류 큼, 전류 잡음 큼, 소비 전류 큼 |
| 저잡음 (고임피던스 소스) | JFET/CMOS (OPA140, ADA4530) | 전압 잡음 크고 1/f 나쁨 |
| 저옵셋·저드리프트 | 초퍼/제로드리프트 (ADA4522) | 스위칭 노이즈(초핑 주파수), 대역폭 제한, 비쌈 |
| 고속 | 고속 OP앰프 | 소비 전류 큼, 안정성 까다로움, 잡음 큼 |
| 저전력 | 마이크로파워 | 대역폭·슬루레이트 낮음, 잡음 큼 |
| 단전원 | 레일투레일 | 전환 지점 옵셋 점프, 왜곡 |
용량성 부하와 발진
OP앰프 출력에 커패시터(capacitor)나 케이블을 달면 발진합니다. 원인은 출력 임피던스(impedance)와 부하 용량이 만드는 극입니다.
부하 정전용량F주파수 (pole)Hz출력 저항Ω
잡음 이득피드백 저항Ω게이트 저항Ω
입력 정전용량F주파수 (pole)Hz피드백 저항Ω
입력 정전용량F피드백 정전용량F이득 대역폭 곱Hz피드백 저항Ω
피드백 정전용량F−3 dB 대역폭Hz피드백 저항Ω
피드백 정전용량F
−3 dB 대역폭Hz
주파수Hz
입력 정전용량F피드백 정전용량F이득 대역폭 곱Hz피드백 저항Ω
−3 dB 대역폭Hz
⚠️ 이상과 실제
| 이상 | 실제 |
|---|---|
| 출력 임피던스 0 | 10~100 Ω, 고주파에서 증가 |
| 위상 여유 60° | 부하·온도·전원 전압에 따라 변동 |
| 시뮬레이션에서 안정 | PCB 기생 용량·인덕턴스(inductance)가 시뮬에 없음 → 실물에서 발진 |
| 발진하면 바로 안다 | 수십 MHz 발진은 느린 오실로스코프(oscilloscope)로 안 보임 |
⚖️ 고르는 기준
| 해결책 | ✅ | ⚠️ |
|---|---|---|
| 직렬 저항 | 부품 1개, 확실 | 출력 임피던스↑, 부하 전류에 따른 전압 강하, 대역폭↓ |
| 피드백 분리 (R+C) | DC 정확도 유지 | 부품 3개, 설계 복잡 |
| RC 스너버(snubber) | DC 임피던스 영향 없음 | 상시 AC 손실, 부품 2개 |
| 잡음 이득 증가 | 부품 최소 | 잡음도 함께 증가 |
| 강한 OP앰프 선택 | 회로 단순 | 비쌈, 다른 특성(잡음·전력) 타협 |
| 자체를 줄임 | 근본 해결 | 케이블 길이·부하 제약 |
루프 이득 — 부귀환이 실제로 사는 곳
회로가 얼마나 좋아지는지는 이득 가 아니라 되돌아오는 양 가 정합니다. 왜곡·임피던스·오차가 전부 로 나눠집니다.
전류 이득 (BJT)이득이득 (CL)
전류 이득 (BJT)이득온도 또는 주기
전류 이득 (BJT)이득이득 (CL)온도 또는 주기
온도 또는 주기드레인 출력 전압 (순시값)V드레인 전압 (순시값)V
전류 이득 (BJT)이득온도 또는 주기입력 전압 (순시값)V드레인 전압 (순시값)V출력 전압 (순시값)V
온도 또는 주기임피던스 (입력, CL)Ω임피던스 (입력, OL)Ω임피던스 (출력, CL)Ω임피던스 (출력, OL)Ω
전류 이득 (BJT)이득온도 또는 주기
0번 이득피크 주파수Hz이득 대역폭 곱Hz
전류 이득 (BJT)이득온도 또는 주기
출력 임피던스Ω
가 100 이면 이득 오차가 1% 입니다.
⚠️ 이상과 실제
| 이상 | 실제 |
|---|---|
| 가 저항비로 고정 | 반전 노드의 기생 용량이 고주파에서 를 떨어뜨림 |
| 가 크면 항상 좋다 | 가 크면서 위상이 −180° 에 가까우면 발진 |
| 루프가 하나 | 실제로는 전원·열·기생 경로로 루프가 여럿 |
| 개루프 이득이 데이터시트대로 | 부하·온도·개체차로 몇 배씩 다름 — 그래서 는 여유를 두고 봅니다 |
⚖️ 고르는 기준
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| GBW 큰 소자 | 모든 주파수에서 ↑ (왜곡·임피던스·오차 전부) | 전력, 잡음, 가격, 발진하기 쉬움 |
| 이득을 여러 단으로 | 단마다 ↑ | 부품·옵셋 누적·면적 |
| 를 낮게 (이득 작게) | ↑, 대역폭↑ | 뒷단 잡음이 지배 |
| 귀환 저항을 작게 | 기생 용량의 영향↓ | OP앰프 출력 전류↑, 소비 전력↑ |
안정성 — 나이퀴스트와 이득 여유
발진 조건은 딱 하나입니다. 루프를 한 바퀴 돌아온 신호가 크기 1, 위상 −180° 이면 스스로 자랍니다. 여유란 그 지점에서 얼마나 떨어져 있느냐입니다.
이득이득 (CL)온도 또는 주기
주파수 (0)Hz180번 주파수Hz온도 또는 주기
주파수Hz피크 주파수Hz
주파수 (0)Hz주파수 (p2)Hz
부하 정전용량F주파수 (p2)Hz출력 저항Ω
주파수 (p2)Hz
온도 또는 주기
앞의 둘은 여유를 "벌고", 뒤의 둘은 문제 자체를 "옮깁니다".
⚠️ 이상과 실제
| 이상 | 실제 |
|---|---|
| 위상 여유만 보면 된다 | 이득 여유도 봐야 합니다 — 조건부 안정 회로가 있습니다 |
| 데이터시트 여유가 내 여유 | 부하·온도·전원·개체차로 흔들립니다. 그래서 10 dB 를 둡니다 |
| 발진하면 소리가 난다 | 수십 MHz 발진은 DC 오프셋과 잡음 증가로만 보입니다 |
| 시뮬이 안정하면 안전 | 기생 성분을 넣지 않은 시뮬은 항상 안정합니다 (11-07) |
⚖️ 고르는 기준
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 격리 저항 크게 | 위상 여유↑, 확실 | 출력 임피던스↑, 부하 전류에 따른 전압 오차 |
| 잡음 이득 높이기 | 부품 없이 해결 | 대역폭↓, 잡음이 그대로 증폭됨 |
| 로 영점 | 대역을 덜 잃음 | 값이 기생 용량에 민감, 계산 필요 |
| 단위이득 안정 소자 | 무조건 안전 | GBW 가 낮음 (같은 전력에서 손해) |
| 디컴펜세이티드 소자 | 높은 이득에서 GBW 큼 | 이득 5 이하에서 발진 — 버퍼로 못 씀 |
연습문제
인쇄하면 답이 접힌 채로 나옵니다 — 그대로 문제지가 됩니다. 위의 “답도 함께 인쇄” 를 켜면 풀이까지 펴서 나옵니다.
- 이상적 OP앰프와 가상 단락비반전 증폭기에서 kΩ (피드백), kΩ (접지). 이득은?
연습 7-01-1 — 비반전 이득 11배 풀이
- 이상적 OP앰프와 가상 단락반전 증폭기로 이득 −20을 만들려면? 입력 임피던스를 10 kΩ으로 하고 싶습니다.
풀이
반전 증폭기의 입력 임피던스는 입니다 (가상 접지 때문).
E24에서 200 kΩ이 있습니다.
⚠️ 200 kΩ의 열잡음은 57.6 nV/√Hz입니다. 저잡음이 필요하면 k, k로 낮추되, 입력 임피던스가 1 kΩ이 되므로 앞단에 버퍼가 필요할 수 있습니다.
- 이상적 OP앰프와 가상 단락전극(1 MΩ)에서 나온 신호를 비반전 증폭기로 받습니다. 왜 반전 증폭기를 쓰면 안 됩니까?
풀이
반전 증폭기의 입력 임피던스는 입니다.
가상 접지 때문에 신호원은 을 통해 0 V 노드로 전류를 밀어 넣습니다. 즉 입력 임피던스가 으로 제한됩니다.
kΩ이면 전극(1 MΩ)과 분압되어:
을 100 MΩ으로 키우면 되지만:
- 열잡음이 1.28 µV/√Hz로 폭증
- 기생 용량과 만나 대역폭이 죽음
- 바이어스 전류 오차가 커짐
비반전 증폭기는 입력이 OP앰프의
in+에 직접 연결되므로 입력 임피던스가 급입니다. 고임피던스 신호원에는 반드시 비반전 구성(또는 볼티지 팔로워)을 씁니다.예외: 신호원이 전류원(포토다이오드 등)이라면 반전 구성(트랜스임피던스)이 정답입니다. 전류를 받을 때는 가상 접지가 오히려 이상적입니다. → 16-02
- 반전·비반전·버퍼비반전 증폭기로 이득 51을 만들려면 저항비는?
풀이
예: kΩ, kΩ. E24에는 51 kΩ이 있으므로 k, k → 이득 52. 정확히 51이 필요하면 E96에서 고릅니다.
- 반전·비반전·버퍼반전 감쇠기(이득 −0.5)의 잡음 이득은? 이 구성의 문제는?
연습 7-02-2 — 반전 감쇠기의 잡음 이득 풀이
이므로 .
문제: 신호는 0.5배로 줄이는데 OP앰프 잡음은 1.5배로 증폭됩니다. SNR이 3배(9.5 dB) 나빠집니다.
대안: 저항 분압으로 감쇠한 뒤 버퍼로 받으면, 잡음 이득이 1이고 신호는 0.5배가 되어 SNR 손실이 절반입니다. 더 나은 방법은 애초에 감쇠하지 않는 것 — 앞단의 이득을 줄이세요.
- 반전·비반전·버퍼볼티지 팔로워(voltage follower) 출력에 1 m 케이블(100 pF)을 연결했더니 발진합니다. 왜이고 어떻게 고칩니까?
풀이
원인:
OP앰프의 개루프 출력 임피던스(, 수십 Ω)와 부하 용량 이 극을 만듭니다.
이 극이 피드백 루프 안에 있으므로 추가 위상(phase) 지연을 만듭니다. 버퍼는 잡음 이득이 1이라 루프 이득이 최대이고 위상 여유가 최소이므로, 이 추가 극만으로 위상 여유가 0 이하가 되어 발진합니다.
해결 방법:
1. 출력에 직렬 저항 (가장 간단)
OP앰프 출력 > R_iso 10~100 Ω | 용량성 부하와 출력 사이를 떼어 놓는다 > 케이블 (용량성 부하) ^피드백은 R_iso **앞**에서 가져온다 — 뒤에서 가져오면 용량이 루프 안에 들어와 발진한다직렬 저항이 부하 용량과 OP앰프를 분리(isolate)합니다. 대가: 출력 임피던스가 만큼 증가하고, 의 저역통과가 생깁니다.
2. 피드백을 부하 쪽에서 가져오되 커패시터(capacitor)로 고주파 피드백은 앞에서
직렬 저항 + 피드백 커패시터 조합(snubber-in-loop). DC 정확도를 유지하면서 안정성 확보.3. 용량성 부하 구동에 최적화된 OP앰프 사용
일부 OP앰프(예: OPA192, LT1970)는 무제한 용량성 부하를 구동할 수 있게 설계되어 있습니다.4. RC 스너버(snubber)
출력에서 접지로 직렬 RC(예: 10 Ω + 10 nF)를 달아 고주파에서 Q를 낮춥니다.자세한 설계 → 07 용량성 부하와 발진
- 차동 증폭기와 계측 증폭기계측 증폭기 CMRR이 100 dB입니다. 2 V의 공통 모드 간섭이 출력(이득 100)에 얼마로 나타납니까?
풀이
CMRR 100 dB = 배
입력 환산 오차:
출력에서:
50 µV 신호(출력 5 mV)와 비교하면 SNR은
부족합니다. CMRR 120 dB가 필요하거나, 공통 모드 간섭 자체를 줄여야 합니다.
- 차동 증폭기와 계측 증폭기±0.1% 저항으로 기본 차동 증폭기(이득 10)를 만들면 CMRR은?
연습 7-03-2 — ±0.1 % 저항이 정하는 CMRR 풀이
약 69 dB. 생체 측정에는 부족합니다 (100 dB 이상 필요).
계측 증폭기 IC를 쓰거나, 0.01% 저항 어레이를 써야 합니다.
- 차동 증폭기와 계측 증폭기두 전극의 임피던스가 각각 200 kΩ과 800 kΩ입니다. 입력 임피던스 인 계측 증폭기(CMRR 120 dB)를 쓸 때 실효 CMRR은? 개선 방법은?
풀이
실효 CMRR = min(120, 84.4) ≈ 84 dB — 전극 불균형이 지배합니다.
개선 방법:
- 전극 임피던스 균일화 ← 가장 효과적
- 전극 표면 처리, 젤 도포, 접촉압 균일화
- 불량 전극 교체 (임피던스 측정으로 선별)
- 입력 임피던스 높이기
- CMOS 입력 계측 증폭기 () → CMRR 104 dB
- 가드링과 드리븐 실드(driven shield)로 실효 입력 임피던스 유지 (12-06)
- PCB 누설 차단 (세척, 코팅)
- 드리븐 라이트 레그 (DRL)
공통 모드 전압을 측정해 역위상으로 신체에 되돌려 공통 모드 자체를 줄입니다. ECG에서 표준적으로 씁니다. 20~30 dB 개선 가능.
- 입력에 대칭 필터
양쪽 입력에 동일한 RC 필터를 두되, 저항보다 커패시터(capacitor)의 정합이 중요합니다. 불일치가 고주파 CMRR을 떨어뜨립니다.
- 채널별 교정(calibration)
전극 임피던스를 측정해 소프트웨어로 보정.
핵심: 아무리 좋은 증폭기를 써도 전극이 나쁘면 소용없습니다. 전극 임피던스 관리가 생체 측정 시스템의 첫 번째 과제입니다. → 16-00 방법론 1단계
- 비교기와 히스테리시스5 V 시스템에서 히스테리시스 200 mV를 만들려면 비율은?
연습 7-04-1 — 히스테리시스 200 mV 만들기 풀이
kΩ이면 kΩ → kΩ
- 비교기와 히스테리시스비교기 입력에 30 mVpp의 노이즈가 있습니다. 적절한 히스테리시스는?
풀이
최소 30 mV, 권장 60~100 mV.
노이즈 진폭의 2~3배로 잡아 여유를 둡니다. 노이즈가 가우시안이라면 rms의 6~8배를 봐야 하므로, 30 mVpp가 rms 5 mV 정도라면 히스테리시스 50 mV 이상이 안전합니다.
- 비교기와 히스테리시스신경 신호(50 µV)에서 스파이크(200 µV)를 검출하려 합니다. 증폭 후 비교기로 검출할 때 히스테리시스를 어떻게 정합니까?
풀이
먼저 신호 체인을 정합니다.
게인 5000배라 가정 → 배경 신호 250 mV, 스파이크 1 V, 잡음(입력 환산 2 µV rms) 10 mV rms
임계값: 배경 잡음의 3~5σ로 잡습니다. 5σ = 50 mV (입력 환산 10 µV).
히스테리시스: 잡음 rms의 2~3배 → 20~30 mV (입력 환산 4~6 µV)
하지만 실무에서는 아날로그 비교기를 안 쓰는 경우가 많습니다.
이유:
- 스파이크 진폭이 시간·채널에 따라 변해 고정 임계값이 부적절
- 배경 잡음 수준도 변함 → 적응형 임계값이 필요
- 여러 뉴런의 스파이크를 구분(spike sorting)하려면 파형 전체가 필요
- 채널이 수천 개면 비교기를 채널마다 둘 수 없음
실무 접근:
- 아날로그는 증폭·필터링·디지털화만 담당
- 스파이크 검출과 분류는 디지털에서 (임계값을 잡음 추정치의 배수로 자동 설정, 예: median absolute deviation)
- 아날로그 비교기는 트리거나 실시간 폐루프 제어가 필요할 때만
"이 기능을 아날로그로 할 것인가 디지털로 할 것인가"는 신호 체인 설계의 중요한 판단입니다. 일반 원칙: 정보를 잃는 처리는 최대한 나중에 하세요. 비교기는 파형 정보를 1비트로 버립니다. → 16-00 방법론
- 액티브 필터살렌-키 버터워스 LPF, kHz. nF일 때 과 은?
연습 7-05-1 — 살렌-키 버터워스 1 kHz 값 정하기 풀이
nF (E12: 22 nF)
nF
- 액티브 필터위 필터의 저항 열잡음이 대역폭 1 kHz에서 얼마입니까?
풀이
kΩ 두 개가 직렬 경로에 있으므로 대략 22 kΩ으로 봅니다.
잡음 대역폭 (2차 버터워스, ):
약 0.63 µV. 이미 1000배 증폭된 신호 경로라면 무시할 수 있지만, 첫 단이라면 문제입니다.
- 액티브 필터안티에일리어싱 필터를 설계합니다. 신호 5 kHz, 12비트 ADC, 다음 두 선택 중 무엇이 낫습니까? (a) 50 kSPS + 5차 아날로그 필터 (b) 500 kSPS + 2차 아날로그 필터 + 디지털 데시메이션(decimation)
풀이
(b)가 거의 항상 낫습니다.
(a) 50 kSPS + 5차:
- OP앰프 3개(2차+2차+1차), 저항 6개, 커패시터 6개
- 각 소자의 잡음·왜곡·옵셋이 누적
- 부품 오차로 특성이 흔들림
- 군지연이 심해 파형 왜곡 (베셀이 아니면)
- 살렌-키 누설로 고주파 감쇠 부족 위험
(b) 500 kSPS + 2차 + 디지털:
- OP앰프 1개, 부품 최소 → 잡음·왜곡 최소
- 필요 감쇠: , dB/차수 → 2차로 80 dB ✅
- 디지털 데시메이션 필터는 선형 위상 FIR 가능 → 파형 완벽 보존
- 오버샘플링으로 양자화 잡음(quantization noise)이 만큼 감소 → 실효 분해능(resolution) 향상
- OSR = 500k/10k = 50 → = 7배 = 약 2.8비트 개선
- 디지털 필터 특성을 나중에 바꿀 수 있음 (유연)
(b)의 대가:
- ADC가 10배 빨라야 함 (전력·비용)
- 데이터 대역폭 10배 (저장·전송)
- 디지털 처리 자원
결론: 채널 수가 적으면 (b)가 압도적으로 유리합니다. 수천 채널이라면 데이터 대역폭이 문제가 되어 (a)나 중간 지점(4배 오버샘플링 + 3차)을 택하게 됩니다.
이 판단이 16-01의 시스템 설계에서 중요한 부분입니다. 채널 수 × 샘플링률 × 비트수 = 데이터 대역폭이고, 이것이 무선 전송이나 저장의 한계에 부딪힙니다.
- 실제 OP앰프의 한계 mV인 OP앰프로 이득 500 증폭기를 만들면 출력 옵셋은?
풀이
1 V. ±5 V 출력 범위의 20%를 옵셋이 차지합니다. AC 커플링이나 저옵셋 소자가 필요합니다.
- 실제 OP앰프의 한계 nA인 OP앰프를 1 MΩ 소스에 쓰면 옵셋 오차는? 온도 변화까지 고려하면?
연습 7-06-2 — 바이어스 전류가 1 MΩ 소스에서 만드는 오차 풀이
50 mV! 50 µV 신호의 1000배입니다.
온도: 바이폴라 는 온도에 따라 변합니다(대략 −0.5%/°C에서 +1%/°C, 소자에 따라). 20 °C 변화에 10~20% 변동 → 5~10 mV의 드리프트. 교정(calibration)으로도 잡을 수 없습니다.
해결: CMOS 입력( = 1 pA) → ✅
- 실제 OP앰프의 한계1 MΩ 전극 신호(대역 1 Hz~5 kHz, 50 µV)를 측정합니다. 다음 두 OP앰프 중 어느 것이 낫습니까? - A: AD797 (=0.9 nV/√Hz, =2 pA/√Hz, =250 nA) - B: OPA140 (=5.1 nV/√Hz, =0.8 fA/√Hz, =10 pA)
풀이
총 입력 환산 잡음 밀도를 계산합니다.
저항 열잡음 (공통):
A (AD797):
- = 0.9 nV/√Hz
- ← 압도적
- 총:
B (OPA140):
- = 5.1 nV/√Hz
- ← 무시 가능
- 총:
B가 16배 조용합니다.
대역 5 kHz에서의 총 잡음:
- A: → 신호(50 µV)보다 큼 ❌
- B: → SNR = dB ✅
바이어스 전류 옵셋도 확인:
- A: ❌ 완전히 불가능
- B: ✅
결론: B (OPA140).
"초저잡음"이라고 광고하는 AD797이 이 경우에는 최악입니다. 데이터시트의 만 보고 고르면 안 되고, 소스 임피던스와 함께 계산해야 합니다.
다만 B도 저항 열잡음(128 nV/√Hz)에 막혀 있습니다. 이 이상 개선하려면 전극 임피던스 자체를 낮춰야 합니다 — 전극 면적을 키우거나, 표면 처리(PEDOT:PSS, 이리듐 산화물)로 임피던스를 낮추는 것이 재료 연구의 목표입니다.
이것이 16-00 방법론 3단계의 핵심 통찰입니다: 신호원이 잡음의 하한을 정하고, 회로는 그 이상으로 좋아질 수 없습니다.
- 용량성 부하와 발진인 OP앰프에 470 pF 부하를 달았습니다. 극 주파수는?
연습 7-07-1 — 용량성 부하가 만드는 극 풀이
GBW가 4.5 MHz보다 크면 위험합니다. GBW 10 MHz OP앰프의 버퍼 구성이라면 발진 가능성이 높습니다.
- 용량성 부하와 발진볼티지 팔로워(voltage follower)로 2 m 케이블(200 pF)을 구동합니다. 어떻게 안정화하겠습니까?
풀이
1순위 — 직렬 저항 (가장 간단):
출력에 을 직렬로 넣습니다.⚠️ 대가: 케이블 끝의 부하가 저항성이면 분압이 생깁니다. 케이블 끝이 고임피던스 입력이라면 문제없습니다.
또한 → 대역폭 16 MHz. 충분합니다.
2순위 — 피드백 분리:
DC 정확도가 중요하면 뒤(케이블 끝)에서 DC 피드백을, 앞에서 AC 피드백을 가져옵니다.3순위 — 용량성 부하에 강한 OP앰프:
OPA192 등으로 교체.추가 고려: 케이블이 길면 전송선 반사(reflection)도 문제가 됩니다. 신호 상승시간이 케이블 전파 지연의 2배보다 짧으면 종단(termination)이 필요합니다. 2 m 케이블의 왕복 지연은 약 20 ns이므로, 상승시간이 20 ns보다 빠르면 종단을 고려해야 합니다. 를 케이블 특성 임피던스(보통 50~100 Ω)에 맞추면 소스 종단 역할도 겸합니다 — 일석이조입니다.
- 용량성 부하와 발진포토다이오드(용량 50 pF)를 MΩ TIA로 받습니다. GBW 5 MHz OP앰프를 쓸 때 와 대역폭은?
풀이
대역폭:
⚠️ 0.4 pF은 PCB 기생 용량보다 작습니다. 실제로는:
- PCB 기생을 최소화해야 합니다 — 피드백 저항을 짧게, 주변 그라운드 플레인(plane) 제거(피드백 노드 아래), 가드링(guard ring)
- 그래도 0.2~0.5 pF의 기생이 생기므로, 를 따로 달지 않고 기생 용량만으로 보상되는 경우도 있습니다
- 정확한 값은 실측으로 조정합니다 (스텝 응답의 오버슈트를 보며)
대안 설계:
- 를 1 MΩ으로 낮추고 뒤에 이득 10을 추가 → pF (다루기 쉬움), 대역폭 126 kHz
- 하지만 잡음이 나빠집니다 — TIA의 잡음은 가 클수록 유리합니다 (신호는 에 비례, 잡음은 에 비례)
이 트레이드오프가 16-02 TIA 케이스의 핵심입니다.
- 루프 이득 — 부귀환이 실제로 사는 곳GBW 10 MHz 인 OP앰프로 이득 10 인 증폭기를 만들었습니다. 10 kHz 에서 이득 오차는 몇 %입니까?
연습 7-08-1 — 10 kHz 에서 루프 이득이 얼마나 남았나 풀이
이므로 .
10 kHz 에서 개루프 이득은 .
이득 오차 1%.
같은 소자로 이득 100 을 만들면 10 kHz 에서 → 오차 9%. 이득을
10배 올리면 오차가 9배 커집니다. - 루프 이득 — 부귀환이 실제로 사는 곳개루프 출력 임피던스가 80 Ω 인 OP앰프로 버퍼()를 만들었습니다. 1 MHz 에서 출력 임피던스는? (GBW = 10 MHz)
풀이
버퍼는 이므로 .
DC 에서는 이라 80 µΩ 이던 것이 1 MHz 에서 7.3 Ω 이 됩니다.
5 자리가 나빠졌습니다.설계 판단: 이 버퍼로 긴 케이블(용량성 부하)을 몰면, 1 MHz 근처에서
7.3 Ω 과 케이블 용량이 극점을 만듭니다. 100 pF 면
MHz 라 여유가 있지만,
1 nF 케이블이면 21.8 MHz — 루프 안에 들어와 용량성 부하
문제가 됩니다 (07). - 루프 이득 — 부귀환이 실제로 사는 곳시뮬레이션에서 루프를 끊어 개루프 이득을 재려고 귀환 저항을 지웠더니 출력이 +15 V 에 붙었습니다. 왜 그렇고, 어떻게 재야 합니까?
풀이
왜: 귀환을 지우면 DC 동작점을 잡아 주는 것이 없어집니다. 입력 옵셋
전압이 1 mV 만 있어도 개루프 이득 을 곱해 1000 V 를 만들려 하므로
레일에 붙습니다. 부귀환은 DC 동작점을 잡는 일도 겸하고 있었습니다.어떻게: 루프를 DC 로는 닫아 두고 AC 로만 끊습니다.
- 귀환 경로에 큰 인덕터(예 1 kH)를 직렬로 → DC 는 통과, AC 는 차단
- 그 인덕터 양끝에 작은 AC 전압을 직렬 주입
- 두 지점의 전압비가
시뮬레이터에서 1 kH 는 물리적으로 말이 안 되지만 상관없습니다 — 목적은
"DC 는 단락, 관심 주파수에서는 개방"이고 그것만 만족하면 됩니다.실측에서는 인덕터 대신 귀환 저항에 직렬로 10~50 Ω 을 넣고 그 양끝을 재면
같은 결과를 얻습니다. 저항이 작아 동작점은 거의 안 변합니다. - 안정성 — 나이퀴스트와 이득 여유위상 여유는 70° 인데 이득 여유가 3 dB 입니다. 안전합니까?
풀이
안전하지 않습니다.
이득 여유 3 dB 는 가 1.4배만 커져도 발진한다는 뜻입니다.
개체차·온도·부하 변동으로 개루프 이득이 1.4배 움직이는 것은 아주 흔합니다.이런 모양은 보통 가 0 dB 를 여러 번 넘나드는 조건부 안정 회로에서
나옵니다. 위상 여유는 마지막 교차점에서만 재므로 멀쩡해 보이는 것입니다.대책: 나이퀴스트 선도를 그려 −1 점 주위를 어떻게 지나는지 봅니다.
그리고 이득 여유를 10 dB 이상으로 만듭니다. - 안정성 — 나이퀴스트와 이득 여유GBW 10 MHz 버퍼에 470 pF 부하를 답니다. 출력 저항 70 Ω 일 때 위상 여유는? 격리 저항이 필요합니까?
연습 7-09-2 — 버퍼에 470 pF 을 달면 어떻게 되나 풀이
버퍼이므로 MHz.
필요합니다. 25.8° 는 오버슈트 45% 수준이라 파형이 심하게 울립니다.
를 넣으면 부하 극점이 루프 밖으로 나갑니다. 값은 보통
인 30~70 Ω 에서 시작해
스텝 응답을 보며 줄입니다. - 안정성 — 나이퀴스트와 이득 여유데이터시트에 "최소 안정 이득 5" 라고 적힌 OP앰프를 버퍼로 썼습니다. 무슨 일이 일어나고 왜 그렇습니까?
풀이
발진합니다.
디컴펜세이티드(decompensated) 소자입니다. 내부 보상 커패시터를 작게 만들어
지배 극점을 높은 주파수에 두었고, 그 덕에 같은 전력으로 GBW 가 3~5배
큽니다.대가는 가 두 번째 극점에 가깝다는 것입니다.
이면 가 5배 낮아져 두 번째 극점에서 충분히 떨어지지만,
버퍼()로 쓰면 가 두 번째 극점 위로 올라가
위상 여유가 음수가 됩니다.해결: 신호 이득은 1 로 두되 잡음 이득만 5 로 올립니다 — 반전 입력과
접지 사이에 를 달고 귀환 저항 를 두면
이면서 비반전 신호 이득은 그대로 1 입니다.
대가는 옵셋·잡음이 5배 증폭되는 것입니다.