이상적 OP앰프와 가상 단락
한 줄 요약 — 두 가지 규칙(입력 전류 0, 두 입력 전압 같음)만 알면 대부분의 OP앰프 회로를 풀 수 있습니다.
이상적 OP앰프의 가정
| 항목 | 이상값 | 실제 |
|---|---|---|
| 개루프 이득(open-loop gain) | ∞ | (DC) |
| 입력 임피던스(impedance)입력 임피던스 input impedance회로가 신호원에서 전류를 얼마나 적게 빼앗는지를 나타내는 값으로, 신호원 임피던스의 100배는 돼야 안전합니다.자세히 보기 → | ∞ | |
| 출력 임피던스 | 0 | 10~100 Ω (개루프) |
| 대역폭(bandwidth) | ∞ | GBW로 제한 |
| 입력 옵셋 전압(input offset voltage)입력 옵셋 전압 input offset voltage두 입력을 같게 해도 출력이 0이 아닌 만큼으로, DC 측정의 정확도 바닥을 정합니다.자세히 보기 → | 0 | 10 µV ~ 5 mV |
| 입력 바이어스 전류(input bias current)입력 바이어스 전류 input bias currentOP앰프 입력이 스스로 빨아들이는 작은 전류로, 고임피던스 신호원에서는 이것이 곧 오프셋 전압이 됩니다.자세히 보기 → | 0 | fA ~ µA |
| CMRR | ∞ | 60~130 dB |
| 슬루레이트(slew rate) | ∞ | 0.5~1000 V/µs |
두 가지 황금 규칙
부귀환(negative feedback)이 걸린 상태에서:
규칙 1. 입력 단자로 전류가 흐르지 않는다. ()
규칙 2. 두 입력 단자의 전압이 같다. () — 가상 단락(virtual short)
왜 가상 단락인가
출력은 입니다. 이고 출력이 1 V라면:
mu이동도mobilitym²/V·sV전압voltageV거의 0입니다. 그래서 “같다”고 취급합니다.
⚠️ 부귀환이 있어야만 성립합니다. 피드백이 없거나 양귀환이면 출력이 레일까지 튀고 두 입력이 크게 달라집니다 (비교기, 04).
부귀환이 하는 일
부귀환은 출력의 일부를 반전(inverting) 입력으로 되돌려 오차를 스스로 줄입니다.
폐루프 이득(closed-loop gain):
beta전류 이득 (BJT)current gainA_CL이득 (CL)gain (CL)A_OL개루프 이득open-loop gain는 피드백 비율입니다.
부귀환이 개선하는 것들
| 항목 | 개선 |
|---|---|
| 이득 정확도 | 의 편차·드리프트에 무관 → 저항 비율로만 결정 |
| 왜곡 | 배 감소 |
| 출력 임피던스 | 배 감소 |
| 입력 임피던스 | (비반전) 배 증가 |
| 대역폭 | 증가 (이득과 맞바꿈) |
부귀환이 개선하지 못하는 것
| 항목 | 이유 |
|---|---|
| 잡음 | 신호와 잡음이 같은 비율로 증폭됨 |
| 입력 옵셋 전압 | 신호와 구분되지 않음 |
| 입력 바이어스 전류 | |
| 슬루레이트 | 대신호 한계 |
핵심: 부귀환은 “결정론적 오차”는 고치지만 “랜덤 잡음”은 못 고칩니다. 그래서 저잡음 설계에서는 소자 선택이 중요합니다 → 13-02
풀이 절차
- 부귀환이 있는지 확인 (출력 → 반전 입력 경로)
- 를 구합니다 (보통 쉬움)
- 로 놓습니다
- 반전 입력 노드에서 KCL을 세웁니다 (입력 전류는 0)
- 풉니다
계산 예제
예제 1 — 비반전 증폭기
가상 단락으로 읽는 법: OP앰프는 +와 −를 같은 전압으로 만들려고 출력을 움직입니다. +에 입력이 들어오므로 −도 같은 전압이 됩니다. −는 R1·R2 분압점이므로, 출력이 그 분압비만큼 커져야 합니다 → .
, 가상 단락(short)으로 .
노드는 (출력으로)과 (접지로)의 분압점이고, 입력 전류가 0이므로:
R_11번 저항resistance 1ΩR_22번 저항resistance 2ΩV전압voltageVV_in입력 전압input voltageVV_out출력 전압output voltageVA_v전압 이득voltage gainR_11번 저항resistance 1ΩR_22번 저항resistance 2ΩV_in입력 전압input voltageVV_out출력 전압output voltageV예제 2 — 반전 증폭기
→ (가상 접지)
반전 노드 KCL:
R_11번 저항resistance 1ΩR_22번 저항resistance 2ΩV_in입력 전압input voltageVV_out출력 전압output voltageVA_v전압 이득voltage gainR_11번 저항resistance 1ΩR_22번 저항resistance 2Ω예제 3 — 왜 이득이 저항비로만 정해지는가
, 목표 이득 100():
A_CL이득 (CL)gain (CL)목표 100에 대해 0.1% 오차.
이 온도로 절반()이 되어도:
A_CL이득 (CL)gain (CL)여전히 0.2% 오차. 개루프 이득이 50% 변했는데 폐루프 이득은 0.1%만 변했습니다.
이것이 부귀환의 힘입니다. 부정확한 소자로 정확한 회로를 만듭니다.
시뮬레이션으로 확인
# examples/07-opamp/non-inverting.yaml
meta:
name: 비반전 증폭기 (이득 11)
lesson: docs/07-opamp/01-ideal-opamp.md
components:
- {ref: VP, type: vdc, value: 15}
- {ref: VN, type: vdc, value: -15}
- {ref: VIN, type: vdc, value: 0.1}
- {ref: R1, type: r, value: 10k}
- {ref: R2, type: r, value: 1k}
- {ref: U1, type: opamp, model: LM741}
nets:
VCC: [VP.p, U1.'v+']
VEE: [VN.p, U1.'v-']
IN: [VIN.p, U1.'in+']
FB: [U1.'in-', R1.1, R2.1]
OUT: [U1.out, R1.2]
GND: [VP.n, VN.n, VIN.n, R2.2]
analyses:
- {type: op}
expect:
- {measure: v, node: OUT, value: 1.1, tol: 2%}
- {measure: v, node: FB, value: 0.1, tol: 5%}FB 노드가 IN과 같은 0.1 V인지 확인하세요 — 가상 단락의 실증입니다.
⚖️ 트레이드오프 — 피드백 저항값 선택
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 작은 피드백 저항 (1 k급) | 열잡음(thermal noise)열잡음 thermal noise모든 저항이 온도 때문에 내는 피할 수 없는 잡음으로, 측정의 바닥을 정합니다.자세히 보기 → 낮음, 기생 용량(parasitic capacitance)기생 용량 parasitic capacitance부품·배선·케이블이 원치 않게 갖는 커패시턴스로, 고임피던스 신호원에서 대역폭을 가장 먼저 잡아먹습니다.자세히 보기 → 영향 적음(넓은 대역), 누설 영향 적음 | 출력이 큰 전류를 공급해야 함 → 왜곡·발열, 소비 전력 |
| 큰 피드백 저항 (1 M급) | 출력 부담 적음, 저전력 | 열잡음 큼, 기생 용량과 극을 만들어 발진 위험, 바이어스 전류 오차 |
계산으로 보기
이득 100 증폭기를 두 가지로 만들면:
| / | 피드백 저항 잡음 | 출력 전류 (1 V 출력 시) | |
|---|---|---|---|
| A | 100 kΩ / 1 kΩ | 40.7 nV/√Hz | 10 µA |
| B | 1 kΩ / 10 Ω | 4.07 nV/√Hz | 1 mA |
B가 잡음이 10배 낮지만 출력 전류가 100배 큽니다. 저잡음이 목표면 B, 저전력이 목표면 A입니다.
⚠️ 큰 피드백 저항 + 반전 입력의 기생 용량 = 발진. 와 이 극을 만들어 위상 여유(phase margin)위상 여유 phase margin루프 이득이 1이 되는 주파수에서 발진까지 얼마나 남았는지를 각도로 나타낸 값입니다.자세히 보기 →를 갉아먹습니다. 이때는 에 병렬로 작은 커패시터(수 pF) 를 달아 영점을 만들어 보상합니다. → 07
🔌 실제 쓰임새
OP앰프는 아날로그 회로의 만능 부품입니다:
| 구성 | 용도 |
|---|---|
| 비반전 증폭 | 신호 증폭 (입력 임피던스 높음) |
| 반전 증폭 | 신호 증폭, 가산, 부호 반전 |
| 볼티지 팔로워(voltage follower)소스 팔로워 source follower전압 이득이 1인데도 쓰는 이유는 높은 임피던스를 낮은 임피던스로 바꿔 주기 때문입니다.자세히 보기 → | 임피던스 변환 (2-06) |
| 차동 증폭 | 공통 모드 제거 (03) |
| 트랜스임피던스 | 전류 → 전압 (포토다이오드) (16-02) |
| 적분·미분 | 아날로그 연산 |
| 액티브 필터 | (05) |
| 비교기 | (04) |
| 정밀 정류(rectification)정류 rectification교류를 한쪽 방향으로만 흐르게 걸러 직류로 만드는 일입니다.자세히 보기 → | 다이오드(diode) 제거 |
⚠️ 이상과 실제의 차이
이 장의 이상적 가정이 깨지는 지점은 06 실제 OP앰프의 한계에서 전부 다룹니다. 미리 요약하면:
| 가정 | 실제로 문제가 되는 곳 |
|---|---|
| 고주파에서 이득 부족 → GBW 제약 | |
| 입력 전류 0 | 고임피던스 소스에서 옵셋 |
| 입력 옵셋 전압(µV~mV)만큼 차이 | |
| 출력 임피던스 0 | 용량성 부하에서 발진 |
| 잡음 없음 | 저잡음 설계의 주요 제약 |
연습문제
문제 1. 비반전 증폭기에서 kΩ (피드백), kΩ (접지). 이득은?
풀이
A_v전압 이득voltage gain문제 2. 반전 증폭기로 이득 −20을 만들려면? 입력 임피던스를 10 kΩ으로 하고 싶습니다.
exercises/07-01-inverting-zin.yaml풀이
반전 증폭기의 입력 임피던스는 입니다 (가상 접지 때문).
R_11번 저항resistance 1ΩR_22번 저항resistance 2ΩE24에서 200 kΩ이 있습니다.
⚠️ 200 kΩ의 열잡음은 57.6 nV/√Hz입니다. 저잡음이 필요하면 k, k로 낮추되, 입력 임피던스가 1 kΩ이 되므로 앞단에 버퍼가 필요할 수 있습니다.
문제 3. 전극(1 MΩ)에서 나온 신호를 비반전 증폭기로 받습니다. 왜 반전 증폭기를 쓰면 안 됩니까?
exercises/07-01-why-noninverting.yaml풀이
반전 증폭기의 입력 임피던스는 입니다.
가상 접지 때문에 신호원은 을 통해 0 V 노드로 전류를 밀어 넣습니다. 즉 입력 임피던스가 으로 제한됩니다.
kΩ이면 전극(1 MΩ)과 분압되어:
을 100 MΩ으로 키우면 되지만:
- 열잡음이 1.28 µV/√Hz로 폭증
- 기생 용량과 만나 대역폭이 죽음
- 바이어스 전류 오차가 커짐
비반전 증폭기는 입력이 OP앰프의 in+에 직접 연결되므로 입력 임피던스가 급입니다. 고임피던스 신호원에는 반드시 비반전 구성(또는 볼티지 팔로워)을 씁니다.
예외: 신호원이 전류원(포토다이오드 등)이라면 반전 구성(트랜스임피던스)이 정답입니다. 전류를 받을 때는 가상 접지가 오히려 이상적입니다. → 16-02
다음 → 02 반전·비반전·버퍼