반전·비반전·버퍼

한 줄 요약 — 세 가지 기본 구성의 특성을 비교하고, 언제 무엇을 쓸지 정합니다.

세 가지 구성 비교

	비반전	반전(inverting)	버퍼(팔로워)
이득	$1+\dfrac{R_f}{R_g}$	$-\dfrac{R_f}{R_{in}}$	1
이득 범위	≥ 1만 가능	임의 (< 1도 가능)	1
입력 임피던스	매우 높음 ( $10^{12}\ \Omega$ )	$R_{in}$ (제한적)	매우 높음
위상	동상	반전	동상
가상 접지	없음	있음 (합산 노드)	없음
공통 모드 입력	신호 전체	거의 0	신호 전체
잡음 이득	$1+R_f/R_g$	$1+R_f/R_{in}$	1

언제 무엇을 쓰나

상황	선택
고임피던스 신호원	비반전 또는 버퍼
전류 입력 (포토다이오드)	반전 (트랜스임피던스)
여러 신호를 더함	반전 (가산기)
이득 < 1 필요	반전
임피던스 변환만	버퍼
CMRR동상신호 제거비 CMRR두 입력에 똑같이 들어온 간섭을 얼마나 지워 내는지를 나타내며, 차동 측정의 값어치가 여기서 나옵니다.자세히 보기 →이 중요	반전 (공통 모드가 거의 0이라 CMRR 영향 없음)
단전원에서 넓은 입력 범위	반전 (입력이 항상 가상 접지 근처)

★ 잡음 이득 — 신호 이득과 다릅니다

잡음 이득(noise gain) 은 OP앰프 자체의 입력 잡음과 옵셋이 출력에 나타나는 배율입니다.

G_N = 1 + \frac{R_f}{R_g}

기호

G_N잡음 이득noise gain

R_f피드백 저항feedback resistanceΩ

R_g게이트 저항gate resistanceΩ

반전 증폭기에서 $R_g = R_{in}$ 이므로:

구성	신호 이득	잡음 이득
비반전 (10배)	10	10
반전 (−10배)	−10	11
반전 (−0.1배)	−0.1	1.1
버퍼	1	1

⚠️ 반전 감쇠기(이득 −0.1)에서도 잡음 이득은 1.1입니다. 신호는 1/10로 줄이는데 OP앰프 잡음은 그대로 증폭됩니다 → SNR이 11배 나빠집니다.

감쇠는 OP앰프가 아니라 저항 분압으로 하세요.

잡음 이득은 안정성 판정에도 씁니다 — 루프 이득이 $A_{OL}/G_N$ 이므로, 잡음 이득이 낮을수록(버퍼가 최악) 발진하기 쉽습니다 → 07

볼티지 팔로워 (버퍼)

가장 단순하지만 가장 유용합니다.

볼티지 팔로워 (버퍼)워크벤치에서 열기 →

회로도 읽는 법: 출력(OUT)이 반전 입력(−)으로 그대로 돌아옵니다. 가상 단락 때문에 +와 −가 같은 전압이 되므로 출력 = 입력입니다. RS가 100 kΩ이나 되는데도 1 kΩ 부하에 신호가 그대로 전달되는 것이 버퍼의 존재 이유입니다.

V_{out} = V_{in}

기호

V_in입력 전압input voltageV

V_out출력 전압output voltageV

무엇을 얻는가

	입력	출력
임피던스(impedance)임피던스 impedance교류에서의 저항으로, 크기뿐 아니라 전압과 전류의 시간 차이(위상)까지 담은 복소수입니다. $Z_C = \frac{1}{j\omega C},\quad Z_L = j\omega L$ 자세히 보기 →	$10^{12}\ \Omega$	$\approx \dfrac{R_{o,OL}}{1+A_{OL}}$ ≈ 0.01~1 Ω

2-06의 로딩(loading)로딩 loading뒷단이 앞단에서 전류를 끌어가면서 신호가 줄어드는 현상으로, 고임피던스 신호원에서 특히 심합니다.자세히 보기 → 문제를 완전히 해결합니다.

⚠️ 버퍼가 가장 불안정합니다

잡음 이득이 1이라 루프 이득이 최대이고, 위상 여유(phase margin)위상 여유 phase margin루프 이득이 1이 되는 주파수에서 발진까지 얼마나 남았는지를 각도로 나타낸 값입니다. $\mathrm{PM} = 180^\circ + \angle T(f_{0\mathrm{dB}})$ 자세히 보기 →가 가장 적습니다. 용량성 부하에서 가장 쉽게 발진합니다.

“버퍼는 간단하니까 안전하다”는 오해입니다. 오히려 가장 조심해야 하는 구성입니다. 데이터시트에서 “unity gain stable”인지 반드시 확인하세요 (일부 고속 OP앰프는 최소 이득 5 이상에서만 안정합니다).

가산기 (반전 합산)

반전 가산기워크벤치에서 열기 →

회로도 읽는 법: 세 입력이 각자의 저항을 지나 SUM 노드에서 만납니다. 이 노드는 가상 접지라 항상 0 V이므로, 각 입력은 서로를 모른 채 $V/R$ 만큼의 전류만 흘려보냅니다. 그 전류가 전부 RF로 흘러 출력이 됩니다 — 이것이 “전류로 더한다”는 말의 뜻입니다.

V_{out} = -R_f\left(\frac{V_1}{R_1}+\frac{V_2}{R_2}+\frac{V_3}{R_3}\right)

기호

R_11번 저항resistance 1Ω

R_22번 저항resistance 2Ω

R_33번 저항resistance 3Ω

R_f피드백 저항feedback resistanceΩ

V_out출력 전압output voltageV

V_11번 전압voltage 1V

V_22번 전압voltage 2V

V_33번 전압voltage 3V

가상 접지 덕분에 각 입력이 서로 간섭하지 않습니다. 이것이 반전 구성의 큰 장점입니다.

⚠️ 잡음 이득은 $1 + R_f/(R_1\parallel R_2\parallel R_3)$ 이므로, 입력이 많을수록 잡음 이득이 커집니다.

계산 예제

예제 — 신호 체인 설계

전극(1 MΩ) → 총 이득 1000배 → ADC

잘못된 설계 (1단 반전):

입력 임피던스 10 kΩ → 신호의 1%만 전달 ❌
$R_f = 10$ MΩ 필요 → 열잡음(thermal noise)열잡음 thermal noise모든 저항이 온도 때문에 내는 피할 수 없는 잡음으로, 측정의 바닥을 정합니다. $e_n = \sqrt{4k_BTR}$ 자세히 보기 → 407 nV/√Hz ❌
GBW 10 MHz라면 대역폭(bandwidth) 10 kHz ❌

올바른 설계 (3단):

입력 임피던스 $10^{12}\ \Omega$ ✅
각 단 피드백 저항 9 kΩ/1 kΩ → 잡음 낮음 ✅
대역폭 각 1 MHz, 전체 ~500 kHz ✅

첫 단은 임피던스 변환, 그다음이 증폭. 이 순서가 원칙입니다 (6-04).

시뮬레이션으로 확인

버퍼가 로딩 문제를 해결한다워크벤치에서 열기 →

# examples/07-opamp/buffer-loading.yaml
meta:
  name: 버퍼가 로딩 문제를 해결한다
  lesson: docs/07-opamp/02-basic-amplifiers.md
components:
  - {ref: VP,  type: vdc, value: 5}
  - {ref: VN,  type: vdc, value: -5}
  - {ref: VIN, type: vdc, value: 1}
  - {ref: RS,  type: r, value: 100k, label: 신호원 임피던스}
  - {ref: RL,  type: r, value: 1k,   label: 부하}
  - {ref: U1,  type: opamp, model: TL071}
nets:
  VCC: [VP.p, U1.'v+']
  VEE: [VN.p, U1.'v-']
  SRC: [VIN.p, RS.1]
  IN:  [RS.2, U1.'in+']
  OUT: [U1.out, U1.'in-', RL.1]
  GND: [VP.n, VN.n, VIN.n, RL.2]
analyses:
  - {type: op}
expect:
  - {measure: v, node: OUT, value: 1.0, tol: 1%}

버퍼가 없으면 100 kΩ과 1 kΩ의 분압으로 출력이 0.0099 V가 됩니다. 버퍼가 있으면 1.0 V — 100배 차이입니다.

⚖️ 부품 트레이드오프

선택	✅ 좋아지는 것	⚠️ 나빠지는 것
비반전 구성	입력 임피던스 매우 높음	공통 모드 신호가 큼 → CMRR 오차, 공통 모드 입력 범위 제약, 최소 이득 1
반전 구성	공통 모드 0(정확도↑), 이득 <1 가능, 가산 쉬움, 안정성 좋음	입력 임피던스가 $R_{in}$ 으로 제한, 위상 반전
버퍼	최고의 임피던스 변환, 부품 최소	가장 발진하기 쉬움, 이득 없음
버퍼에 직렬 저항 추가	용량성 부하에서 안정	출력 임피던스 증가
여러 단으로 분할	대역폭·안정성 확보, 단 사이 필터 삽입	부품·전력·면적, 옵셋 누적

옵셋 누적 주의

각 단의 입력 옵셋이 이후 단들에서 계속 증폭됩니다.

예: 옵셋 1 mV인 OP앰프 3단(각 10배):

V_{offset,out} = 1\text{mV}\times10\times10\times10 + 1\text{mV}\times10\times10 + 1\text{mV}\times10 = 1110\ \text{mV}

기호

V_offset,out전압 (offset, 출력)voltage (offset, output)V

1.1 V의 DC 옵셋! 신호가 묻힐 수 있습니다.

대책:

첫 단에 저옵셋 OP앰프(초퍼 안정화, 옵셋 < 10 µV) 사용
단 사이에 AC 커플링 (13-05)
DC 서보 루프

🔌 실제 쓰임새

자리	구성
전극·센서 버퍼	볼티지 팔로워 (FET 입력)
신호 증폭	비반전 다단
포토다이오드	반전 (트랜스임피던스)
ADC 드라이버	버퍼 + 직렬 저항 + 커패시터
기준전압 버퍼	볼티지 팔로워
신호 합성	반전 가산기
레벨 시프트	차동 또는 가산기로 오프셋 추가

⚠️ 이상과 실제의 차이

이상	실제
이득이 저항비로 정확	저항 오차 ±1% → 이득 오차
무한 대역폭	GBW/이득
입력 임피던스 무한	입력 용량(수 pF)이 고주파에서 로딩
출력 임피던스 0	고주파에서 상승 → 용량성 부하에서 발진
옵셋 없음	각 단마다 옵셋이 누적

연습문제

문제 1. 비반전 증폭기로 이득 51을 만들려면 저항비는?

exercises/07-02-gain-51.yaml

풀이

1+\frac{R_f}{R_g} = 51 \Rightarrow \frac{R_f}{R_g} = 50

기호

R_f피드백 저항feedback resistanceΩ

R_g게이트 저항gate resistanceΩ

예: $R_f = 50$ kΩ, $R_g = 1$ kΩ. E24에는 51 kΩ이 있으므로 $R_f = 51$ k, $R_g = 1$ k → 이득 52. 정확히 51이 필요하면 E96에서 고릅니다.

문제 2. 반전 감쇠기(이득 −0.5)의 잡음 이득은? 이 구성의 문제는?

연습 7-02-2 — 반전 감쇠기의 잡음 이득워크벤치에서 열기 →

풀이

$R_f/R_{in} = 0.5$ 이므로 $R_{in} = 2R_f$ .

G_N = 1+\frac{R_f}{R_{in}} = 1+0.5 = 1.5

기호

G_N잡음 이득noise gain

R_in입력 저항input resistanceΩ

R_f피드백 저항feedback resistanceΩ

문제: 신호는 0.5배로 줄이는데 OP앰프 잡음은 1.5배로 증폭됩니다. SNR이 3배(9.5 dB) 나빠집니다.

대안: 저항 분압으로 감쇠한 뒤 버퍼로 받으면, 잡음 이득이 1이고 신호는 0.5배가 되어 SNR 손실이 절반입니다. 더 나은 방법은 애초에 감쇠하지 않는 것 — 앞단의 이득을 줄이세요.

문제 3. 볼티지 팔로워(voltage follower)소스 팔로워 source follower전압 이득이 1인데도 쓰는 이유는 높은 임피던스를 낮은 임피던스로 바꿔 주기 때문입니다.자세히 보기 → 출력에 1 m 케이블(100 pF)을 연결했더니 발진합니다. 왜이고 어떻게 고칩니까?

exercises/07-02-follower-cable.yaml

풀이

원인:

OP앰프의 개루프 출력 임피던스( $R_o$ , 수십 Ω)와 부하 용량 $C_L$ 이 극을 만듭니다.

f_{pole} = \frac{1}{2\pi R_oC_L} = \frac{1}{2\pi\times50\times100\times10^{-12}} \approx 31.8\ \text{MHz}

기호

C_L부하 정전용량load capacitanceF

f_pole주파수 (pole)frequency (pole)Hz

R_o출력 저항output resistanceΩ

이 극이 피드백 루프 안에 있으므로 추가 위상(phase) 지연을 만듭니다. 버퍼는 잡음 이득이 1이라 루프 이득이 최대이고 위상 여유가 최소이므로, 이 추가 극만으로 위상 여유가 0 이하가 되어 발진합니다.

해결 방법:

1. 출력에 직렬 저항 (가장 간단)

직렬 저항이 부하 용량과 OP앰프를 분리(isolate)합니다. 대가: 출력 임피던스가 $R_{iso}$ 만큼 증가하고, $R_{iso}C_L$ 의 저역통과가 생깁니다.

2. 피드백을 부하 쪽에서 가져오되 커패시터(capacitor)로 고주파 피드백은 앞에서 직렬 저항 + 피드백 커패시터 조합(snubber-in-loop). DC 정확도를 유지하면서 안정성 확보.

3. 용량성 부하 구동에 최적화된 OP앰프 사용 일부 OP앰프(예: OPA192, LT1970)는 무제한 용량성 부하를 구동할 수 있게 설계되어 있습니다.

4. RC 스너버(snubber) 출력에서 접지로 직렬 RC(예: 10 Ω + 10 nF)를 달아 고주파에서 Q를 낮춥니다.

자세한 설계 → 07 용량성 부하와 발진

이전 ← 01 이상적 OP앰프와 가상 단락 | 다음 → 03 차동 증폭기와 계측 증폭기