회로도 읽는 법

한 줄 요약 — 회로도는 그림이 아니라 연결 관계(넷리스트)를 적은 문서입니다. 그 관점으로 읽는 법을 익힙니다.

회로도는 배치도가 아닙니다

회로도에서 부품의 위치와 선의 길이는 아무 의미가 없습니다. 회로도가 담는 정보는 오직 하나입니다.

어떤 핀들이 서로 연결되어 있는가.

이 연결 관계의 목록을 넷리스트(netlist) 라고 합니다. 회로도를 읽는다는 것은 넷리스트를 읽는다는 뜻입니다.

이 저장소가 회로를 YAML로 적는 이유도 여기 있습니다 — 회로의 본질이 넷리스트이기 때문입니다.

nets:
  VIN:  [V1.p, R1.1]        # V1의 + 단자와 R1의 1번 핀이 연결됨
  OUT:  [R1.2, R2.1, RL.1]  # 세 핀이 한 노드
  GND:  [V1.n, R2.2, RL.2]

이 세 줄이 회로도 한 장과 정확히 같은 정보입니다.

⚠️ 단, 회로도가 배치도가 아니라는 말이 배치가 중요하지 않다는 뜻은 아닙니다. 실제 PCB에서는 배선(trace)의 길이·폭·인접 관계가 성능을 좌우합니다 (15장). 회로도 단계에서는 연결만 다루고, 배치는 레이아웃 단계에서 다룬다는 역할 분담입니다.

기본 기호

수동 소자

극성 있는 커패시터(capacitor)의 + 표시를 반드시 확인하세요. 전해 커패시터를 거꾸로 달면 부풀거나 터집니다. 이 저장소의 검증기는 이 실수를 E2xx 규칙으로 잡습니다.

능동 소자

전원과 접지

연결 규칙 — 여기가 실수가 나오는 곳

교차하는 선

⚠️ 4방향 교차점에 점을 찍는 표기는 권장되지 않습니다. 인쇄가 흐려지면 판단이 불가능해집니다. 4개를 연결해야 하면 T자 두 개로 나눠 그립니다.

넷라벨 (net label)

선을 직접 잇지 않고 같은 이름을 붙여서 연결하는 방식입니다.

넷 이름이 같으면 선으로 이어져 있지 않아도 같은 노드입니다. 이것이 넷라벨의 뜻입니다.

이 둘은 선으로 이어진 것과 완전히 동일하게 연결됩니다. 복잡한 회로에서 선이 뒤엉키는 것을 막아줍니다.

💡 이 저장소의 EasyEDA 익스포터는 의도적으로 넷라벨 방식만 씁니다. 자동 배선기 없이도 연결이 100% 정확하게 보장되기 때문입니다. → 17-04

참조 지정자 (reference designator)

R1, C3, U2처럼 부품마다 고유한 이름입니다. 회로도, BOM, PCB, 조립 지시서가 모두 이 이름으로 서로를 가리킵니다.

중복되면 안 됩니다. 이 저장소의 검증기는 E101로 잡습니다.

회로도를 실제로 읽는 순서

복잡한 회로도를 만나면 이 순서로 읽으면 길을 잃지 않습니다.

1단계 — 전원과 접지를 먼저 찾습니다. 어떤 전압 레일이 있는지(+5V, +3V3, -5V) 목록을 만듭니다. 이게 회로의 뼈대입니다.

2단계 — 신호가 들어오는 곳과 나가는 곳을 찾습니다. 커넥터, 센서, 출력 단자. 회로도는 보통 왼쪽에서 오른쪽으로 신호가 흐르게 그립니다.

3단계 — 신호 경로를 따라가며 블록으로 묶습니다. “여기까지가 입력 보호, 여기까지가 1차 증폭, 여기가 필터” 하는 식으로 덩어리를 짓습니다. 개별 부품이 아니라 블록 단위로 봅니다.

4단계 — 각 블록에서 부품 하나하나의 역할을 묻습니다. “이 100 nF은 왜 여기 있지?”, “이 저항을 빼면 어떻게 되지?” 이 질문이 16장 케이스 스터디에서 계속 반복할 질문입니다.

5단계 — 남는 부품들을 확인합니다. 디커플링 커패시터(decoupling capacitor)디커플링 커패시터(decoupling capacitor)디커플링 decoupling소자 바로 옆에 둔 커패시터가 순간 전류를 대신 대 주어 전원이 출렁이지 않게 합니다.자세히 보기 →, 풀업 저항, 보호 소자는 신호 경로에 없어서 자칫 놓칩니다. 그런데 이것들이 없으면 회로가 동작하지 않습니다.

계산 예제 — 회로도를 넷리스트로 옮기기

아래 회로를 넷리스트로 적어봅니다.

읽는 순서: 위에서 +5V 가 들어와 R1 을 지나 OUT 노드에 도착하고, 거기서 R2 를 거쳐 GND 로 빠집니다. OUT 에는 세 개(R1 아래, R2 위, 그리고 바깥으로 나가는 선)가 모이므로 하나의 넷입니다.

넷은 3개입니다.

YAML로:

components:
  - {ref: V1, type: vdc, value: 5}
  - {ref: R1, type: r, value: 10k}
  - {ref: R2, type: r, value: 10k}
nets:
  VIN: [V1.p, R1.1]
  OUT: [R1.2, R2.1]
  GND: [V1.n, R2.2]

노드가 3개이므로 회로 해석에서 풀어야 할 미지수도 그만큼입니다 (2-02 노드 해석).

⚖️ 부품 트레이드오프 — 회로도 표기 선택

넷라벨 오타는 회로도에서 가장 잡기 어려운 버그입니다. 눈으로는 연결된 것처럼 보이는데 실제로는 끊어져 있습니다. 자동 검증기가 부유 넷(E105)으로 잡아주는 이유가 이겁니다.

🔌 실제 쓰임새

• BOM 생성 — 참조 지정자와 값이 그대로 부품 발주서가 됩니다 (15-08)
• PCB 레이아웃 — 넷리스트가 레이아웃 툴로 넘어가 배선 연결 관계를 정의합니다
• 자동 검증 — 넷리스트만 있으면 ERC가 가능합니다 (17-02)
• 시뮬레이션 — SPICE 넷리스트도 결국 같은 연결 정보입니다 (17-03)

즉 회로도 한 번 제대로 그리면 발주·검증·시뮬레이션이 전부 따라옵니다.

⚠️ 이상과 실제의 차이

회로도상 완벽한 회로가 실물에서 동작하지 않는 이유는 대부분 이 목록에 있습니다. 회로도는 필요조건이지 충분조건이 아닙니다.

연습문제

문제 1. 회로도에서 두 선이 교차하는데 점이 없습니다. 연결되어 있습니까?

exercises/00-04-crossing-wires.yaml

문제 2. 아래 넷리스트에서 문제를 찾으세요.

components:
  - {ref: R1, type: r, value: 10k}
  - {ref: R1, type: r, value: 4k7}
  - {ref: C1, type: c, value: 100n}
nets:
  A: [R1.1]
  B: [R1.2, C1.1]

문제 3. 회로도에 넷라벨 VCC가 5곳에 있습니다. 실제로 연결된 핀은 몇 개입니까?

exercises/00-04-net-label.yaml

이전 ← 03 단위와 SI 접두어 | 다음 → 05 접지와 기준점