브레드보드의 한계

한 줄 요약 — 브레드보드는 DC·저주파·저임피던스 회로에서만 유효합니다. 그 밖에서는 결과를 신뢰할 수 없습니다.

기생 성분

항목	값
접점당 기생 용량(parasitic capacitance)기생 용량 parasitic capacitance부품·배선·케이블이 원치 않게 갖는 커패시턴스로, 고임피던스 신호원에서 대역폭을 가장 먼저 잡아먹습니다.자세히 보기 →	2~5 pF
인접 열 간 용량	2~10 pF
접촉 저항	10 mΩ ~ 수 Ω (변동)
점퍼선 인덕턴스(inductance)	~10 nH/cm
루프 면적(loop area)루프 면적 loop area가는 길과 오는 길이 감싸는 넓이로, 이것이 곧 안테나 크기이므로 좁힐수록 잡음이 줍니다.자세히 보기 →	매우 큼 (그라운드 플레인(plane)그라운드 플레인 ground plane한 층을 통째로 접지로 쓰는 것으로, 리턴 패스가 알아서 최단 경로를 찾게 해 줍니다.자세히 보기 → 없음)
절연(isolation) 저항	습기·오염으로 GΩ~TΩ (고임피던스에 문제)

★ 어디서 실패하는가

1. 고임피던스 회로

전극(1 MΩ) 신호를 브레드보드에서 다루면:

C_{parasitic} \approx 10\ \text{pF} \Rightarrow f_c = \frac{1}{2\pi\times10^6\times10^{-11}} \approx 15.9\ \text{kHz}

기호

C_parasitic기생 정전용량parasitic capacitanceF

f_c차단 주파수cutoff frequencyHz

게다가 접점 간 절연 저항이 GΩ 수준이라 누설 전류(leakage current)가 생깁니다.

❌ 1 MΩ 이상의 노드는 브레드보드에서 다룰 수 없습니다.

2. 고주파 / 빠른 에지

점퍼선 인덕턴스(10 nH/cm) + 큰 루프 면적:

V = L\frac{di}{dt}

기호

d거리 또는 두께distance or thicknessm

i전류 (순시값)instantaneous currentA

L인덕턴스inductanceH

t시간times

V전압voltageV

10 cm 점퍼선(100 nH)에 20 mA가 10 ns에 변하면:

V = 10^{-7}\times\frac{0.02}{10^{-8}} = 0.2\ \text{V}

기호

V전압voltageV

200 mV의 접지 튐.

❌ 1 MHz 이상, 또는 상승시간 100 ns 이하의 신호는 브레드보드에서 제대로 동작하지 않습니다.

3. 저잡음 아날로그

문제	영향
그라운드 플레인 없음	리턴 경로가 길고 루프가 큼
큰 루프 면적	자기장 픽업 (12-05)
노출된 배선(trace)	전기장 픽업, 60 Hz
접촉 저항 변동	간헐적 잡음

❌ µV 측정은 브레드보드에서 불가능합니다.

4. 디커플링

디커플링 커패시터(decoupling capacitor)디커플링 decoupling소자 바로 옆에 둔 커패시터가 순간 전류를 대신 대 주어 전원이 출렁이지 않게 합니다.자세히 보기 →를 IC 옆에 놓아도, 브레드보드의 접점과 내부 배선 때문에 인덕턴스가 10 nH 이상입니다 (8-04).

|Z| = 2\pi\times10^8\times10^{-8} = 6.3\ \Omega \quad(100\ \text{MHz})

기호

Z임피던스impedanceΩ

디커플링이 사실상 무효입니다.

5. 스위칭 전원

핫 루프(hot loop)가 거대해져 EMI가 심하고, 효율이 떨어지며, 심하면 동작하지 않습니다.

❌ 스위칭 레귤레이터(regulator)스위칭 레귤레이터 switching regulator전압을 열로 버리는 대신 빠르게 껐다 켜서 바꾸는 방식으로, 효율은 높지만 잡음을 만듭니다.자세히 보기 →는 브레드보드에서 만들지 마세요. 평가 보드를 쓰세요.

✅ 브레드보드가 유효한 경우

조건	예
DC / 저주파 (< 100 kHz)	바이어스 회로, 로직 실험
저임피던스 (< 10 kΩ)	일반 OP앰프 회로
큰 신호 (> 10 mV)	오디오, 센서 인터페이스
개념 확인	동작 원리 학습
부품 값 실험	저항·커패시터(capacitor) 값 조정

대안

방법	특징	적합
만능기판 + 접지면	납땜, 그라운드 플레인 확보 가능	아날로그 시제품
데드버그 (공중 배선)	부품을 뒤집어 접지판 위에 직접 납땜	고주파·저잡음 ✅
평가 보드	검증된 레이아웃	IC 평가
간이 PCB (1~2일 제작)	실제 조건	본 설계 검증
모듈 조합	빠름	시스템 개념 검증

💡 데드버그(Manhattan style) 배선은 고주파·저잡음 시제품의 표준 기법입니다. 구리판을 접지로 쓰고 그 위에 부품을 직접 납땜하면, PCB보다도 기생이 작은 회로를 만들 수 있습니다.

★ 브레드보드에서 배운 것을 PCB로 옮길 때

브레드보드에서	PCB에서
동작함	동작 안 할 수 있음 (기생 손실이 안정화하고 있었음)
발진 안 함	발진할 수 있음 (대역폭(bandwidth)이 넓어져 불안정성 노출)
동작 안 함	동작할 수 있음 (기생이 문제였음)
잡음 큼	개선됨

브레드보드 결과를 그대로 믿지 마세요. 특히 “브레드보드에서 잘 됨”은 PCB에서의 동작을 보장하지 않습니다.

계산 예제 — 브레드보드 vs PCB

회로: 100 kΩ 소스 → OP앰프 버퍼

항목	브레드보드	PCB
입력 기생 용량	~10 pF	~2 pF
대역폭	159 kHz	796 kHz
디커플링 인덕턴스	~15 nH	~2 nH
100 MHz 임피던스(impedance)임피던스 impedance교류에서의 저항으로, 크기뿐 아니라 전압과 전류의 시간 차이(위상)까지 담은 복소수입니다. $Z_C = \frac{1}{j\omega C},\quad Z_L = j\omega L$ 자세히 보기 →	9.4 Ω	1.3 Ω
입력 루프 면적	~20 cm²	~0.1 cm²
60 Hz 유도 (1 µT)	0.75 µV	0.004 µV
접지 임피던스	수십 mΩ + 인덕턴스	mΩ (플레인)

60 Hz 픽업이 190배 차이납니다.

⚖️ 트레이드오프

방법	✅	⚠️
브레드보드	빠름, 재사용, 부품 안 상함	기생 큼, 접촉 불량, 고주파·고임피던스 불가
만능기판	안정, 그라운드 플레인 가능	납땜, 수정 어려움
데드버그	최소 기생, 고주파 가능	보기 안 좋음, 재현성 낮음
PCB	실제 조건, 재현성	제작 시간·비용, 수정 어려움
평가 보드	검증됨, 빠름	커스터마이즈 제한

🔌 실무 권장

회로	시제품 방법
DC 바이어스, 로직	브레드보드 ✅
오디오 (kΩ급)	브레드보드 △
고임피던스 (>100 kΩ)	만능기판 + 접지면
저잡음 (<10 µV)	PCB
고주파 (>10 MHz)	데드버그 또는 PCB
스위칭 전원(SMPS)	평가 보드 또는 PCB
신경 기록 AFE	PCB (브레드보드 무의미)

⚠️ 이상과 실제의 차이

이상	실제
브레드보드 = 회로도 그대로	기생 성분(parasitic)이 회로의 일부
접점이 완전 도통(continuity)	접촉 저항 변동, 간헐적 불량
배선이 독립	인접 열 간 결합(coupling)
브레드보드 결과 = PCB 결과	다를 수 있음

연습문제

문제 1. 1 MΩ 소스 회로를 브레드보드에서 테스트하려 합니다. 가능합니까?

연습 14-06-1 — 1 MΩ 회로를 브레드보드에서 시험할 수 있나워크벤치에서 열기 →

풀이

사실상 불가능합니다.

이유:

기생 용량 10 pF → 대역폭 15.9 kHz. DC나 매우 낮은 주파수만 가능
접점 간 누설 → GΩ 수준의 절연 저항이 1 MΩ과 병렬로 붙어 오차 발생. 습도가 높으면 더 심함
60 Hz 픽업 → 노출된 고임피던스 노드가 안테나. 손을 가까이만 대도 값이 변함
재현성 없음

대안:

만능기판 + 접지면 + 가드링(guard ring)가드링 guard ring고임피던스 노드를 같은 전압의 링으로 둘러싸 표면 누설을 없애는 기법입니다.자세히 보기 →
데드버그 (부품을 공중 배선, 짧게)
고임피던스 노드를 최소한으로 짧게 하고 즉시 버퍼
실제 검증은 PCB에서

문제 2. 브레드보드에서 잘 동작하던 OP앰프 회로가 PCB에서 발진합니다. 왜?

exercises/14-06-breadboard-to-pcb.yaml

풀이

브레드보드의 기생 성분이 회로를 “느리게” 만들어 안정화하고 있었습니다.

메커니즘:

브레드보드의 큰 기생 용량과 접촉 저항이 대역폭을 제한
대역폭이 좁으면 고주파의 위상(phase) 지연이 문제가 되기 전에 이득이 떨어짐
PCB에서는 기생이 줄어 대역폭이 넓어지고, 원래 있던 불안정성이 드러남

또는 반대 메커니즘:

PCB에서 새로운 기생 용량이 생김 (플레인과의 결합, 긴 피드백 배선)
그것이 피드백 루프에 극을 추가

진단:

스텝 응답으로 위상 여유(phase margin)위상 여유 phase margin루프 이득이 1이 되는 주파수에서 발진까지 얼마나 남았는지를 각도로 나타낸 값입니다. $\mathrm{PM} = 180^\circ + \angle T(f_{0\mathrm{dB}})$ 자세히 보기 → 추정
피드백 경로의 기생 용량 확인
출력 부하 용량 확인

대책 (13-04):

출력 직렬 저항
피드백 커패시터
전원 디커플링 강화
피드백 경로 최단, 반전(inverting) 노드 아래 플레인 제거

교훈: 브레드보드에서 안정했다고 PCB에서 안정한 것이 아닙니다. 안정성은 반드시 최종 형태에서 검증해야 합니다.

이전 ← 05 테스트 톤으로 실측 | 다음 → 07 시뮬과 실측이 다를 때