기생 성분을 SPICE에 넣기

* 100nF with parasitics
L_esl  n1 n2  0.5n
R_esr  n2 n3  0.02
C_main n3 n4  100n

또는 이 저장소 포맷으로:

components:
  - {ref: LC1, type: l, value: 0.5n}
  - {ref: RC1, type: r, value: 0.02}
  - {ref: C1,  type: c, value: 100n}
nets:
  A:   [LC1.1]
  N1:  [LC1.2, RC1.1]
  N2:  [RC1.2, C1.1]
  B:   [C1.2]

추가할 것:

1. 출력 부하 용량 — 케이블, 다음 단 입력, PCB 배선 (10~200 pF)
2. OP앰프의 실제 모델 — 이상적 VCVS가 아니라 제조사 제공 SPICE 모델. 출력 임피던스와 위상(phase) 특성이 포함되어야 함
3. 전원 임피던스 — 디커플링이 불충분하면 전원을 통한 피드백이 발진을 만듦
4. 입력 배선 인덕턴스 — 특히 소스 팔로워에서
5. 피드백 경로의 기생 용량 — 반전(inverting) 입력 노드

시뮬레이션 방법:

• AC 해석으로 루프 이득과 위상 여유(phase margin)위상 여유(phase margin)위상 여유 phase margin루프 이득이 1이 되는 주파수에서 발진까지 얼마나 남았는지를 각도로 나타낸 값입니다.$$\mathrm{PM} = 180^\circ + \angle T(f_{0\mathrm{dB}})$$자세히 보기 →를 직접 봅니다 (피드백 루프를 끊고 주입하는 방법)
• 과도 해석에서 스텝 응답의 오버슈트(overshoot)오버슈트(overshoot)오버슈트 overshoot계단 입력에 응답이 목표값을 넘어 솟는 정도로, 감쇠비 하나로 정해집니다.$$M_p = e^{-\pi\zeta/\sqrt{1-\zeta^2}}$$자세히 보기 →/링잉 확인

⚠️ 그래도 시뮬레이션이 실물을 완전히 예측하지는 못합니다. 특히 레이아웃 기생과 OP앰프 모델의 부정확성 때문입니다. 실물 검증이 필수입니다.

필수 요소:

1. 열 배선 기생 용량 — 가장 중요. 배선 길이 × 단위 용량, 또는 모든 픽셀의 OFF 상태 용량 합

   $$C_{col} = C_{trace} + N_{pixels}\times C_{off,pixel}$$
   기호

   C_col열 배선 기생 용량column line capacitanceF

   C_off,pixel정전용량 (off, 픽셀)capacitance (off, pixel)F

   C_trace배선 정전용량trace capacitanceF

   N_pixels개수 (pixels)count (pixels)

2. 픽셀 소스 팔로워의 출력 임피던스 — $1/g_m$, 바이어스 전류에 의존

3. 선택 스위치의 $R_{ON}$ — 세틀링 시정수에 직접 더해짐

4. OFF 픽셀의 누설 전류(leakage current) — 열 배선에 오차 전류 주입

   $$V_{error} = N\times I_{leak}\times R_{load}$$
   기호

   I_leak누설 전류leakage currentA

   N개수count

   R_load부하 저항load resistanceΩ

   V_error전압 (error)voltage (error)V

5. charge injection — 스위칭 시 주입 전하 (9-06)

6. 열 배선의 저항 — 긴 배선이면 무시 못 함

7. 인접 열 간 결합 용량 — 크로스토크

모델 구조: 한 열에 픽셀 N 개가 모두 매달립니다.

꺼진 스위치도 용량으로는 연결되어 있습니다. 2500 픽셀 어레이에서 이 항을 빼면 세틀링 계산이 몇 배 낙관적으로 나옵니다.

핵심 통찰: OFF 상태 픽셀들의 용량이 합쳐져 $C_{col}$을 크게 만듭니다. 픽셀이 많을수록 세틀링이 느려집니다 — 이것이 어레이 크기의 근본적 한계입니다.

예: 50개 픽셀 × 0.05 pF = 2.5 pF + 배선 2 pF = 4.5 pF

이 계산이 16-01의 핵심입니다.