아날로그 프론트엔드 레이아웃

한 줄 요약 — 고임피던스·저잡음 회로에서는 레이아웃이 회로의 일부입니다. 가드링과 플레인(plane) 제거가 핵심 기법입니다.

세 가지 적

적	결과	대책
기생 용량(parasitic capacitance)기생 용량 parasitic capacitance부품·배선·케이블이 원치 않게 갖는 커패시턴스로, 고임피던스 신호원에서 대역폭을 가장 먼저 잡아먹습니다.자세히 보기 →	대역폭↓, 발진	짧게, 플레인 제거, 가드링
표면 누설	DC 옵셋, 드리프트	가드링, 세척, 코팅
간섭(interference) 픽업	노이즈	차폐(shielding)차폐 shielding도체로 감싸 전기장을 막는 것으로, 한쪽 끝만 접지해야 접지 루프가 생기지 않습니다.자세히 보기 →, 이격, 짧게

★ 가드링 (guard ring)

고임피던스 노드를 같은 전압으로 구동되는 도체로 둘러쌉니다.

가드링 — 고임피던스 노드를 링이 사방으로 둘러쌉니다.

층	무엇이 있나
안쪽	고임피던스 노드 (전극 배선, OP앰프 입력)
그 주위	가드 링 — 노드와 같은 전압으로 구동
아래층	플레인 제거 (또는 가드와 같은 전위로)

⚠️ 접지에 연결하면 안 됩니다. 접지에 붙이면 노드와 전압차가 생겨 오히려 누설 전류가 흐릅니다. 버퍼 출력(= 노드와 같은 전압)에 연결해야 전압차가 0이 되어 누설도 0이 됩니다.

두 가지 효과

1) 표면 누설 차단(cutoff)

노드와 가드의 전압차가 0이므로 그 사이에 누설 전류(leakage current)가 흐르지 않습니다.

외부에서 오는 누설은 모두 가드로 흘러 버퍼가 흡수합니다.

2) 기생 용량 무효화 (부트스트랩(bootstrap))

I = C\frac{dV}{dt} = 0 \quad(\because \Delta V \approx 0)

기호

Delta V전압 변화량voltage changeV

C정전용량capacitanceF

d거리 또는 두께distance or thicknessm

I전류currentA

t시간times

V전압voltageV

C_{eff} = C(1-A_v) \approx 0 \quad(A_v \approx 1)

기호

A_v전압 이득voltage gain

C정전용량capacitanceF

C_eff유효 정전용량effective capacitanceF

구현 규칙

규칙	이유
가드를 버퍼 출력에 연결 (접지 아님)	부트스트랩 효과
양면 + 내층까지 둘러싸기	3차원 차단
가드 아래 플레인 제거	가드와 접지 간 용량
노드와 가드 간격을 좁게	누설 경로 최소
세척 후 코팅	플럭스·습기 차단

⚠️ 접지 가드는 용량을 오히려 늘립니다. 반드시 버퍼 출력으로 구동하세요 (12-06).

★ 플레인 제거

고임피던스 노드 아래층의 그라운드 플레인을 제거합니다.

	플레인 있음	플레인 제거
대지 용량 (10 mm 배선(trace))	2~3 pF	0.3~0.5 pF
10 MΩ 노드의 대역폭(bandwidth)	5~8 kHz	32~53 kHz
차폐	좋음	약함

절충: 플레인을 제거하고 대신 가드로 둘러싸면 용량과 차폐를 모두 얻습니다.

TIA 레이아웃 (특히 까다로움)

포토다이오드 TIA워크벤치에서 열기 →

레이아웃에서 지켜야 할 것 (위 회로의 RF·CF 부분)

항목	규칙	이유
$R_f$ 배선	최대한 짧게	이 노드가 회로에서 가장 예민하다
$R_f$ 아래 플레인	제거	플레인과의 기생 용량이 $C_f$ 에 더해져 대역이 줄어든다
$C_f$	$R_f$ 와 나란히 바짝	보상 커패시터는 피드백 경로 안에 있어야 한다
포토다이오드 배선	짧게 + 가드링	접합 용량에 배선 용량이 더해지면 잡음이 커진다

규칙	이유
$R_f$ 를 짧게, 부품 사이 간격 최소	반전(inverting) 노드 용량 최소
반전 노드 아래 플레인 제거	$C_{in}$ 최소 → 발진 방지 (13-04)
$C_f$ 가 매우 작으면(< 1 pF) 부품 없이 기생만으로	레이아웃이 보상 회로
포토다이오드를 OP앰프 옆에	배선 용량
가드링	누설

💡 $C_f$ 가 0.3 pF 수준이면 PCB 기생이 그 값을 결정합니다. $R_f$ 양단의 간격, 실크스크린(silkscreen), 솔더마스크까지 영향을 줍니다. 실측으로 조정해야 합니다.

차동 입력 레이아웃

차동 배선 — 두 선을 나란히, 같은 길이로 깝니다.

규칙	이유
나란히 (밀착)	외부 잡음이 두 선에 똑같이 실려야 차동 증폭기가 뺄 수 있다
같은 길이	길이가 다르면 도착 시각이 어긋나 잡음이 완전히 상쇄되지 않는다
같은 층, 같은 폭	임피던스가 같아야 CMRR 이 유지된다

두 선이 떨어져 있으면 각자 다른 잡음을 받아 차동으로 변환됩니다. 차동 신호로 바뀐 잡음은 증폭기가 제거하지 못하고 그대로 증폭합니다.

규칙	이유
두 배선을 나란히, 밀착	루프 면적(loop area)루프 면적 loop area가는 길과 오는 길이 감싸는 넓이로, 이것이 곧 안테나 크기이므로 좁힐수록 잡음이 줍니다.자세히 보기 →↓ → 자기 유도↓ (12-05)
동일 길이	위상(phase) 정합
동일 환경 (같은 층, 같은 이웃)	임피던스(impedance)임피던스 impedance교류에서의 저항으로, 크기뿐 아니라 전압과 전류의 시간 차이(위상)까지 담은 복소수입니다. $Z_C = \frac{1}{j\omega C},\quad Z_L = j\omega L$ 자세히 보기 → 정합 → CMRR
대칭 배치	기생 균형
입력 필터 부품도 대칭	CMRR (12-07)

⚠️ 차동이라도 두 선 사이 루프에는 자기장이 유도됩니다. CMRR로 제거되지 않으므로 밀착 배선이 필수입니다.

기타 규칙

항목	규칙
아날로그와 디지털 배선	최소 3배 간격, 가능하면 다른 층
클럭 배선	아날로그 근처 금지, 가드
아날로그 전원	디지털과 분리, 필터
테스트 포인트(test point)	저임피던스 노드에 (11-06)
열 관리	발열 부품에서 멀리 (드리프트)
대칭성	정합이 필요한 부품은 대칭 배치, 같은 방향

★ 열전대 효과 (자주 놓침)

이종 금속 접합은 온도차에 비례하는 전압을 만듭니다.

접합	열전대 계수
구리-솔더	1~3 µV/°C
구리-코바르(리드)	~35 µV/°C
구리-니켈	~22 µV/°C

µV 측정에서는 이것이 오차원이 됩니다.

대책:

온도 구배를 최소화 — 발열 부품에서 멀리
접합을 쌍으로 배치 — 두 접합이 같은 온도면 상쇄
입력 배선을 같은 재료·같은 길이로 대칭 배치
공기 흐름 차단 (커버)

세척과 코팅

항목	이유
플럭스 제거	습기를 머금어 표면 저항 형성 (GΩ 수준)
초음파 세척 + IPA	철저히
코팅 (컨포멀 코팅)	습기 차단, 장기 안정성
노플럭스(무세척) 플럭스도 제거	고임피던스에서는 필수

⚠️ 1 MΩ 이상을 다루면 세척이 성능을 좌우합니다. 세척 전후로 옵셋과 드리프트를 비교해보세요.

시뮬레이션으로 확인

레이아웃 효과는 시뮬레이션으로 직접 확인하기 어렵지만, 기생 용량을 파라미터로 넣어 영향을 볼 수 있습니다 (11-07).

레이아웃 기생 용량의 영향워크벤치에서 열기 →

# examples/15-pcb-design/layout-parasitics.yaml
meta:
  name: 레이아웃 기생 용량의 영향
  lesson: docs/15-pcb-design/06-afe-layout.md
  note: CPAR를 0.3p(플레인 제거)/3p(플레인 있음)로 바꿔 대역폭 비교
components:
  - {ref: VP,   type: vdc, value: 5}
  - {ref: VN,   type: vdc, value: -5}
  - {ref: V1,   type: vac, value: 1}
  - {ref: RS,   type: r, value: 10MEG, label: 고임피던스 소스}
  - {ref: CPAR, type: c, value: 3p,    label: 레이아웃 기생 용량}
  - {ref: U1,   type: opamp, model: OPA140}
nets:
  VCC: [VP.p, U1.'v+']
  VEE: [VN.p, U1.'v-']
  SRC: [V1.p, RS.1]
  IN:  [RS.2, CPAR.1, U1.'in+']
  OUT: [U1.out, U1.'in-']
  GND: [VP.n, VN.n, V1.n, CPAR.2]
analyses:
  - {type: ac, sweep: dec, points: 30, fstart: 1, fstop: 1MEG}

$C_{par}$	대역폭
3 pF (플레인 있음)	5.3 kHz
0.3 pF (플레인 제거)	53 kHz
0.03 pF (가드링 포함)	530 kHz

레이아웃만으로 100배 차이가 납니다.

⚖️ 트레이드오프

선택	✅	⚠️
가드링	누설·용량 제거	면적, 버퍼 필요, 발진 위험
플레인 제거	용량↓	차폐 약화, 리턴 경로
짧은 배선	모든 기생↓	배치 제약
코팅	습기 차단, 안정	수리 어려움, 비용
대칭 배치	정합, CMRR	배치 자유도

🔌 AFE 레이아웃 체크리스트

⚠️ 이상과 실제의 차이

이상	실제
회로도가 같으면 성능 같음	레이아웃이 10~100배 좌우
그라운드 플레인은 항상 좋다	고임피던스 노드에는 해로움
가드링은 접지	버퍼 출력으로 구동해야 효과
세척은 미관	성능에 직결
열전대 효과는 무시	µV 측정에서 오차원

연습문제

문제 1. 10 MΩ 노드의 배선이 20 mm이고 아래에 그라운드 플레인이 있습니다. 대역폭은? 플레인을 제거하면?

exercises/15-06-10meg-plane.yaml

풀이

플레인 있음: 약 2 pF/cm × 2 cm = 4 pF

f_c = \frac{1}{2\pi\times10^7\times4\times10^{-12}} \approx 3.98\ \text{kHz}

기호

f_c차단 주파수cutoff frequencyHz

플레인 제거: 약 0.5 pF

f_c = \frac{1}{2\pi\times10^7\times5\times10^{-13}} \approx 31.8\ \text{kHz}

기호

f_c차단 주파수cutoff frequencyHz

8배 개선.

추가로 배선을 5 mm로 줄이면 0.13 pF → 122 kHz (30배 개선)

가드링까지 적용하면 실효 용량이 거의 0이 되어 OP앰프 입력 용량(3 pF)이 한계가 됩니다.

문제 2. 계측 증폭기(instrumentation amplifier)계측 증폭기 instrumentation amplifier두 입력 모두 임피던스가 높으면서 차동만 증폭하는 구조로, 전극 측정의 표준 첫 단입니다.자세히 보기 →의 입력 배선을 한쪽은 10 mm, 다른 쪽은 30 mm로 배선했습니다. 문제는?

연습 15-06-2 — 입력 배선을 10 mm 와 30 mm 로 하면워크벤치에서 열기 →

풀이

세 가지 문제:

1) 임피던스 불균형 → CMRR 저하

기생 용량 차이: 약 2 pF/cm × 2 cm = 4 pF

10 kHz에서 임피던스 차이:

\Delta Z = \frac{1}{2\pi\times10^4\times4\times10^{-12}} \approx 4\ \text{M}\Omega

기호

Z임피던스impedanceΩ

소스 저항 100 kΩ 기준:

\text{CMRR} \approx 20\log_{10}\frac{4\times10^6}{10^5} = 32\ \text{dB}

기호

CMRR동상 신호 제거비common-mode rejection ratiodB

32 dB — 매우 나쁩니다 (12-07).

2) 루프 면적

두 배선이 다른 경로를 지나면 사이에 큰 루프가 생겨 자기 유도를 받습니다. 이것은 차동 모드로 들어와 CMRR로 제거되지 않습니다 (12-05).

3) 픽업 불균형

긴 쪽이 더 많은 간섭을 주워 차동 신호(differential signaling)차동 신호 differential signaling두 선의 차이로 신호를 실어, 두 선에 똑같이 들어온 간섭은 빼서 지워 버리는 방식입니다.자세히 보기 →로 변환됩니다.

해결:

두 배선을 나란히, 동일 길이로 배선
밀착시켜 루프 면적 최소화
같은 층, 같은 환경
필요하면 짧은 쪽에 미앤더(사행)로 길이 맞춤

차동 배선의 3원칙: 나란히, 같은 길이, 같은 환경.

이전 ← 05 트레이스 폭과 전류 | 다음 → 07 열 설계