기생 용량이 만드는 문제

한 줄 요약 — 기생 용량(parasitic capacitance) 하나가 대역폭·상승시간·세틀링·안정성을 동시에 망칩니다. 이 장은 그 네 가지를 한 번에 정리합니다.

기생 용량이 어디서 오는가

출처	크기
PCB 트레이스-플레인(plane)	1~3 pF/cm
인접 트레이스 간	0.5~2 pF/cm
케이블 (동축)	50~100 pF/m
커넥터	1~5 pF
오실로스코프(oscilloscope) 프로브	10~15 pF (10:1), 100 pF (1:1)
OP앰프 입력	2~10 pF
다이오드(diode) 접합	1~100 pF
MOSFET $C_{gs}$ , $C_{gd}$	pF ~ nF
소켓·브레드보드	2~5 pF/접점
ADC 샘플링 커패시터(sampling capacitor)샘플링 커패시터 sampling capacitorADC 안에서 신호를 잠깐 담아 두는 커패시터로, 이것을 채우는 시간이 곧 세틀링 요구가 됩니다.자세히 보기 →	4~20 pF

★ 영향 1 — 대역폭 붕괴

f_c = \frac{1}{2\pi R_{source}C_{parasitic}}

기호

C_parasitic기생 정전용량parasitic capacitanceF

f_c차단 주파수cutoff frequencyHz

R_source신호원 저항source resistanceΩ

이것이 가장 흔하고 가장 치명적입니다.

$R_{source}$	$C$ =5 pF	$C$ =20 pF	$C$ =100 pF
1 kΩ	31.8 MHz	7.96 MHz	1.59 MHz
10 kΩ	3.18 MHz	796 kHz	159 kHz
100 kΩ	318 kHz	79.6 kHz	15.9 kHz
1 MΩ	31.8 kHz	7.96 kHz	1.59 kHz
10 MΩ	3.18 kHz	796 Hz	159 Hz

“고임피던스 × 기생 용량 = 대역폭(bandwidth) 재앙” — 이 표를 머릿속에 넣으세요.

★ 영향 2 — 상승시간 저하

t_r = 2.2\tau = 2.2 R C

기호

tau시정수time constants

C정전용량capacitanceF

R저항resistanceΩ

t_r상승 시간rise times

$RC$	상승시간
1 ns	2.2 ns
1 µs	2.2 µs
1 ms	2.2 ms

스파이크(spike)나 과도 신호의 파형이 뭉개집니다. 신경 스파이크(폭 ~1 ms, 상승 ~0.2 ms)를 보려면 $\tau < 50\ \mu$ s 정도가 필요합니다.

R_{source}\times C < 50\ \mu\text{s}

기호

mu이동도mobilitym²/V·s

C정전용량capacitanceF

R_source신호원 저항source resistanceΩ

$C$ = 20 pF이면 $R_{source} < 2.5\ \text{M}\Omega$ — 전극 임피던스가 그 이상이면 파형이 왜곡됩니다.

★ 영향 3 — 세틀링 시간 (멀티플렉싱의 한계)

$n$ 비트 정확도에 필요한 시간 (3-02):

t_{settle} = 0.693(n+1)\times R C

기호

C정전용량capacitanceF

n비트 수 또는 개수number of bits or count

R저항resistanceΩ

t_settle정착 시간settling times

채널 수 × 대역폭의 상한

N_{channels}\times f_{frame} \leq \frac{1}{t_{settle}}

기호

f_frame프레임 주파수frame rateHz

N_channels개수 (channels)count (channels)

t_settle정착 시간settling times

예: $R$ = 5 kΩ, $C$ = 2 pF, 10비트

\tau = 10\ \text{ns}, \quad t_{settle} = 76\ \text{ns}

기호

tau시정수time constants

t_settle정착 시간settling times

N\times f_{frame} \leq 13.2\ \text{M}

기호

f_frame프레임 주파수frame rateHz

N개수count

채널 수	최대 프레임 레이트
100	132 kHz
1,000	13.2 kHz
2,500	5.3 kHz
10,000	1.3 kHz

기생 용량 하나가 시스템의 “채널 수 × 대역폭” 상한을 정합니다. 이것이 16-01의 가장 중요한 제약입니다.

$C$ 를 2 pF에서 1 pF으로 줄이면 상한이 2배가 됩니다. 그래서 어레이 설계에서 배선(trace) 용량을 줄이는 것이 사활적입니다.

★ 영향 4 — 안정성 (발진)

피드백 루프 안에 기생 용량이 극을 만들면 위상 여유(phase margin)위상 여유 phase margin루프 이득이 1이 되는 주파수에서 발진까지 얼마나 남았는지를 각도로 나타낸 값입니다. $\mathrm{PM} = 180^\circ + \angle T(f_{0\mathrm{dB}})$ 자세히 보기 →가 사라집니다.

위치	결과
OP앰프 출력 + 부하 용량	발진 (7-07)
TIA 반전(inverting) 노드 용량	발진, 링잉(ringing)
소스 팔로워(source follower) 게이트 인덕턴스 + 출력 용량	음성 저항 발진
레귤레이터(regulator) 출력 용량	루프 불안정

★ 영향 5 — 크로스토크

인접 배선의 신호가 결합합니다.

V_{coupled} = C_{coupling}\times R_{victim}\times\frac{dV_{aggressor}}{dt}

기호

C_coupling정전용량 (coupling)capacitance (coupling)F

d거리 또는 두께distance or thicknessm

R_victim저항 (victim)resistance (victim)Ω

t시간times

V_aggressor전압 (aggressor)voltage (aggressor)V

V_coupled전압 (coupled)voltage (coupled)V

고임피던스 노드에서는 작은 용량으로도 큰 결합(coupling)이 생깁니다 → 12-04

★ 기생 용량을 줄이는 방법 — 총정리

방법	효과	대가
배선을 짧게	비례 감소	배치 제약
소스 임피던스(impedance)임피던스 impedance교류에서의 저항으로, 크기뿐 아니라 전압과 전류의 시간 차이(위상)까지 담은 복소수입니다. $Z_C = \frac{1}{j\omega C},\quad Z_L = j\omega L$ 자세히 보기 →를 낮춤 (버퍼)	$RC$ 의 $R$ 을 줄임 — 가장 효과적	부품·전력·잡음
고임피던스 노드 아래 플레인 제거	30~50% 감소	차폐(shielding)차폐 shielding도체로 감싸 전기장을 막는 것으로, 한쪽 끝만 접지해야 접지 루프가 생기지 않습니다.자세히 보기 → 약화
배선을 좁게	20~30% 감소	저항 증가
가드링 (부트스트랩(bootstrap))	실효 용량 거의 0	버퍼 필요, 발진 위험
드리븐 실드	케이블 용량 무효화	회로 복잡
저용량 부품 선택	소자별	다른 특성 타협
소스 옆에 버퍼 배치	근본 해결	집적 필요

★ 가드링과 부트스트랩 — 기생 용량을 없애는 마법

기생 용량 $C$ 의 양단 전압이 변하지 않으면, 전하가 들락거리지 않아 용량이 없는 것과 같습니다.

I = C\frac{dV}{dt} = 0 \quad\text{if}\quad \frac{dV}{dt} = 0

기호

C정전용량capacitanceF

d거리 또는 두께distance or thicknessm

I전류currentA

t시간times

V전압voltageV

가드링 (guard ring)

고임피던스 노드 주위를 같은 전압으로 구동되는 트레이스로 둘러쌉니다.

가드링 — 고임피던스 노드를 같은 전압의 링으로 감쌉니다.

전압차가 0 이면 그 사이 용량은 충전할 전하가 없으므로 없는 것과 같아집니다: $C_{eff} = C(1 - A_v)$ , $A_v \approx 1$ 이면 $C_{eff} \approx 0$ .

효과:

노드와 가드 사이 전압차 0 → 기생 용량 무효화
표면 누설 전류(leakage current) 차단 (누설이 가드로 흐르고 노드에 도달하지 않음)

구현: 버퍼(볼티지 팔로워(voltage follower)소스 팔로워 source follower전압 이득이 1인데도 쓰는 이유는 높은 임피던스를 낮은 임피던스로 바꿔 주기 때문입니다.자세히 보기 →)의 출력을 가드에 연결

드리븐 실드 (driven shield)

케이블의 실드를 접지하지 않고 신호와 같은 전압으로 구동합니다.

케이블 실드를 접지가 아니라 신호와 같은 전압으로 구동합니다. 중심선과 실드 사이 전압차가 0 이 되므로 케이블 용량(100 pF/m)이 사실상 사라집니다.

케이블 용량 100 pF이 사실상 0이 됩니다.

✅	⚠️
케이블 용량 무효화 → 대역폭 회복	버퍼 필요
고임피던스 원거리 전송 가능	발진 위험 (버퍼가 큰 용량을 구동)
누설 차단(cutoff)	실드의 차폐 효과는 유지됨 (전위가 같아도 외부 전기장은 막음)

💡 드리븐 실드는 고임피던스 측정의 결정적 기법입니다. 정전용량(capacitance) 센서, 미소 전류 측정, 마이크로전극 기록에서 널리 씁니다.

⚠️ 버퍼가 100 pF의 용량성 부하를 구동해야 하므로 직렬 저항이나 보상이 필요합니다 (7-07).

시뮬레이션으로 확인

가드링이 기생 용량을 무효화한다워크벤치에서 열기 →

# examples/11-parasitics/guard-ring-effect.yaml
meta:
  name: 가드링이 기생 용량을 무효화한다
  lesson: docs/11-parasitics/05-parasitic-capacitance.md
  note: 가드를 접지에 연결한 버전(no-guard.yaml)과 대역폭을 비교
components:
  - {ref: VP,  type: vdc, value: 5}
  - {ref: VN,  type: vdc, value: -5}
  - {ref: V1,  type: vac, value: 1}
  - {ref: RE,  type: r, value: 1MEG, label: 전극 임피던스}
  - {ref: CG,  type: c, value: 20p,  label: 노드-가드 간 기생 용량}
  - {ref: U1,  type: opamp, model: OPA140}
nets:
  VCC:  [VP.p, U1.'v+']
  VEE:  [VN.p, U1.'v-']
  SRC:  [V1.p, RE.1]
  IN:   [RE.2, CG.1, U1.'in+']
  GUARD: [CG.2, U1.out, U1.'in-']    # 가드를 버퍼 출력에 연결
  GND:  [VP.n, VN.n, V1.n]
analyses:
  - {type: ac, sweep: dec, points: 30, fstart: 100, fstop: 10MEG}

비교: CG.2를 GND에 연결하면 $f_c = 7.96$ kHz. 버퍼 출력(가드)에 연결하면 대역폭이 수백 kHz~MHz로 확장됩니다.

원리: 버퍼 출력이 입력을 따라가므로 $C_G$ 양단 전압이 거의 변하지 않아, 전하가 필요 없습니다.

⚖️ 부품 트레이드오프

선택	✅ 좋아지는 것	⚠️ 나빠지는 것
가드링 사용	실효 용량·누설 제거	버퍼 필요, 면적, 발진 위험
드리븐 실드	케이블 용량 무효화	버퍼가 큰 용량 구동, 발진 위험
소스 옆 버퍼	근본 해결, 가장 효과적	집적·배치 제약, 전력
플레인 제거	용량 감소	차폐·리턴 경로 약화
배선 짧게	모든 기생 감소	배치 자유도
아무것도 안 함	부품 0	대역폭·세틀링·안정성 전부 손해

🔌 실제 쓰임새

상황	기생 용량이 만드는 문제	대책
전극(electrode) → 증폭기	대역폭 붕괴	전극 옆 버퍼
어레이 열 배선	세틀링 지연 → 채널 수 제한	배선 최소화, 낮은 출력 임피던스
TIA 반전 노드	발진, 대역 제한	피드백 커패시터(capacitor), 플레인 제거
오실로스코프 측정	회로가 바뀜	액티브 프로브(probe), 저용량 프로브
정전용량 센서	감도 저하	드리븐 실드
긴 케이블 전송	대역폭 손실	버퍼 + 드리븐 실드
MOSFET 게이트	스위칭 지연, 밀러	강한 게이트 구동

⚠️ 이상과 실제의 차이

이상	실제
노드는 이상적	항상 대지·인접 도체와 용량 결합
측정해도 회로 안 변함	프로브가 10 pF을 추가
시뮬레이션대로	기생을 넣지 않으면 실물과 완전히 다름
용량은 고정	다이오드·MOSFET 용량은 전압에 따라 변함 (비선형 왜곡)

⚠️ 시뮬레이션에 기생 용량을 넣지 않으면 무한대 대역폭이 나옵니다. 고임피던스 회로를 설계할 때는 반드시 예상 기생 용량을 모델에 넣고 시뮬레이션하세요. 이 저장소의 *-real.yaml 예제들이 그 방식입니다.

연습문제

문제 1. 500 kΩ 소스에 15 pF 프로브를 대면 대역폭은?

exercises/11-05-probe-500k.yaml

풀이

f_c = \frac{1}{2\pi\times5\times10^5\times15\times10^{-12}} \approx 21.2\ \text{kHz}

기호

f_c차단 주파수cutoff frequencyHz

21 kHz. 100 MHz 오실로스코프를 써도 회로가 21 kHz로 잘립니다.

해결: 액티브 프로브(입력 용량 1 pF 이하) → 318 kHz

문제 2. 어레이 열 배선 용량이 5 pF, 픽셀 출력 임피던스 3 kΩ입니다. 12비트 세틀링 시간과, 1000채널일 때 최대 프레임 레이트는?

연습 11-05-2 — 어레이 열 배선이 프레임 레이트를 정한다워크벤치에서 열기 →

풀이

\tau = 3000\times5\times10^{-12} = 15\ \text{ns}

기호

tau시정수time constants

t_{settle} = 0.693\times13\times15\ \text{ns} = 135\ \text{ns}

기호

t_settle정착 시간settling times

f_{frame,max} = \frac{1}{1000\times135\times10^{-9}} = 7.4\ \text{kHz}

기호

f_frame,max주파수 (frame, 최대)frequency (frame, maximum)Hz

채널당 유효 대역폭은 나이퀴스트로 3.7 kHz (실용적으로는 1~2 kHz).

개선하려면:

배선 용량 5 pF → 2 pF (배선 단축, 실드 최소화) → 2.5배
출력 임피던스 3 kΩ → 1 kΩ (바이어스 전류 증가) → 3배
정확도 12비트 → 10비트 → 1.2배
병렬 리드아웃 → 열 수만큼

문제 3. 1 m 동축 케이블(100 pF)로 1 MΩ 전극 신호를 보내야 합니다. 드리븐 실드를 쓰면 어떻게 되고, 어떤 위험이 있습니까?

exercises/11-05-driven-shield.yaml

풀이

드리븐 실드 없이 (실드 접지):

f_c = \frac{1}{2\pi\times10^6\times100\times10^{-12}} = 1.59\ \text{kHz}

기호

f_c차단 주파수cutoff frequencyHz

신호 대부분이 사라집니다.

드리븐 실드 사용:

실드를 신호와 같은 전압으로 구동하면, 중심선-실드 간 전압차가 0이 되어 케이블 용량이 실효적으로 사라집니다.

남는 것은:

버퍼의 입력 용량 (2~5 pF)
실드-외부 간 용량 (버퍼가 구동하므로 신호에 영향 없음)

f_c \approx \frac{1}{2\pi\times10^6\times5\times10^{-12}} \approx 31.8\ \text{kHz}

기호

f_c차단 주파수cutoff frequencyHz

20배 개선. 여전히 5 pF 때문에 제한되므로, 전극 옆에 버퍼를 두는 것이 더 낫습니다.

위험:

발진 — 버퍼가 100 pF의 용량성 부하를 구동하므로 위상(phase) 여유가 사라집니다 (7-07)
- 대책: 실드 구동 버퍼를 별도로 두고(신호 버퍼와 분리), 직렬 저항(10~100 Ω) 삽입
버퍼의 이득 오차 — 버퍼 이득이 정확히 1이 아니면(0.99), 잔류 전압차가 생겨 용량이 완전히 사라지지 않습니다
$C_{eff} = C(1-A_v) = 100\ \text{pF}\times0.01 = 1\ \text{pF}$
기호
A_v전압 이득voltage gain
C정전용량capacitanceF
C_eff유효 정전용량effective capacitanceF

그래도 100배 개선입니다
차폐 효과 — 실드가 신호를 따라 움직여도 외부 전기장은 여전히 막습니다 (실드가 도체이므로). 자기장 차폐는 원래 안 됩니다
버퍼의 잡음이 실드에 실림 — 신호 경로에 직접 영향은 없지만, 실드가 안테나가 되어 방사할 수 있습니다

실무 구성: 신호 버퍼 + 별도의 실드 구동 버퍼 + 직렬 저항. 상용 액티브 프로브와 정전용량 센서가 이 구조를 씁니다.

이전 ← 04 배선과 비아의 R·L·C | 다음 → 06 케이블과 프로브 로딩