밀러 효과와 기생 용량
한 줄 요약 — 입력과 출력 사이의 작은 용량이 이득 배만큼 커져서 입력에 나타납니다. 증폭기 대역폭(bandwidth)을 죽이는 주범입니다.
밀러 정리
이득이 인 반전(inverting) 증폭기의 입력과 출력 사이에 용량 가 있으면, 입력에서 본 등가 용량은:
A_v전압 이득voltage gainC_in,Miller정전용량 (입력, Miller)capacitance (input, Miller)FC_f피드백 정전용량feedback capacitanceF출력 쪽에서 본 등가 용량은:
A_v전압 이득voltage gainC_out,Miller정전용량 (출력, Miller)capacitance (output, Miller)FC_f피드백 정전용량feedback capacitanceF왜 이렇게 되는가
입력 전압이 올라가면 출력은 만큼 내려갑니다. 양단의 전압 변화는:
Delta V전압 변화량voltage changeVA_v전압 이득voltage gainV전압voltageVV_Cf전압 (Cf)voltage (Cf)V용량에 필요한 전하는 이고, 이것을 입력이 공급해야 합니다. 입력 입장에서는 짜리 커패시터(capacitor)를 충전하는 것과 같습니다.
직관: 커패시터 반대편이 반대 방향으로 움직이면, 같은 전압 변화를 만들기 위해 훨씬 많은 전하가 필요합니다.
실제 크기
이미터 공통(common emitter)이미터 공통 common emitter베이스로 넣고 컬렉터에서 빼는 기본 증폭 구조로, 전압 이득이 크지만 신호가 뒤집힙니다.자세히 보기 → 증폭기에서 (베이스-컬렉터(collector) 용량)가 밀러 용량이 됩니다.
예: 2N3904, pF, 이득
C_in,Miller정전용량 (입력, Miller)capacitance (input, Miller)F4 pF이 404 pF으로 100배 커집니다.
대역폭에 미치는 영향
신호원 임피던스(impedance)임피던스 impedance교류에서의 저항으로, 크기뿐 아니라 전압과 전류의 시간 차이(위상)까지 담은 복소수입니다.자세히 보기 →가 10 kΩ이라면:
f_c차단 주파수cutoff frequencyHz밀러 효과(Miller effect)가 없었다면 ( pF): 4 MHz
100배의 대역폭 손실입니다.
신호원 임피던스가 결정적입니다
밀러 용량은 신호원 저항과 함께 극을 만듭니다.
C_in,Miller정전용량 (입력, Miller)capacitance (input, Miller)Ff_c차단 주파수cutoff frequencyHzR_S신호원 저항source resistanceΩ| = 404 pF일 때 대역폭 | |
|---|---|
| 100 Ω | 3.9 MHz |
| 1 kΩ | 394 kHz |
| 10 kΩ | 39 kHz |
| 100 kΩ | 3.9 kHz |
| 1 MΩ | 394 Hz |
고임피던스 신호원 + 고이득 증폭기 = 대역폭 재앙.
이것이 16-01에서 픽셀에 이득이 1인 소스 팔로워(source follower)소스 팔로워 source follower전압 이득이 1인데도 쓰는 이유는 높은 임피던스를 낮은 임피던스로 바꿔 주기 때문입니다.자세히 보기 →를 쓰는 또 하나의 이유입니다. 이득이 1이면 밀러 효과가 없습니다 (에서 가 음의 반전 이득이 아니라 +1이므로 오히려 용량이 줄어듭니다).
★ 밀러 효과를 피하는 방법
| 방법 | 원리 | 대가 |
|---|---|---|
| 소스 임피던스를 낮춘다 | 앞단에 버퍼 필요 | |
| 이득을 낮춘다 | 여러 단으로 나눠야 함 | |
| 캐스코드(cascode) 구성 | 입력 트랜지스터(transistor)의 출력 전압 변화를 억제 → 밀러 없음 | 부품 추가, 전압 여유 필요 |
| 소스/이미터 팔로워(emitter follower) | 이득 ≈ +1이라 밀러 효과 없음 | 전압 이득 없음 |
| 차동쌍 | 부분적으로 억제 | |
| 중화(neutralization) | 반대 위상(phase) 용량으로 상쇄 | 좁은 대역에서만, 조정 필요 |
캐스코드 — 가장 표준적인 해법
이미터 공통 위에 베이스 공통을 얹습니다. 아래 트랜지스터의 컬렉터 전압이 거의 변하지 않으므로(), 밀러 배수가 2에 불과합니다.
C_bc정전용량 (bc)capacitance (bc)FC_in,Miller정전용량 (입력, Miller)capacitance (input, Miller)F대역폭이 50배 개선됩니다. RF 증폭기와 고속 아날로그의 표준 구조입니다.
★ 밀러 효과의 다른 얼굴 — MOSFET 스위칭
전력 MOSFET을 켤 때 게이트-드레인(drain) 용량 가 밀러 효과를 일으켜, 게이트 전압이 잠시 멈추는 구간(밀러 플래토) 이 생깁니다.
게이트 전압 를 시간에 따라 보면 계단 세 개로 나뉩니다.
| 구간 | 모양 | 그때 일어나는 일 |
|---|---|---|
| ① 상승 | 0 → 까지 비스듬히 올라감 | 만 충전. 드레인 전류는 아직 0 |
| ② 밀러 플래토 | 가 평평하게 멈춤 (수평선) | 게이트 전류가 전부 로 빠져나가 드레인 전압을 끌어내리는 데 쓰인다. 는 오르지 못한다 |
| ③ 완전 도통 | 다시 비스듬히 올라가 최종값 도달 | 드레인 전압 전이가 끝나고 이 최소가 된다 |
💡 평평한 구간(②)이 스위칭 손실의 대부분을 만듭니다. 이 구간 동안 드레인에는 아직 전압이 남아 있고 전류는 이미 흐르므로 가 동시에 큽니다. 플래토를 짧게 하려면 그 구간에 게이트 전류를 더 많이 밀어 넣어야 합니다(= 게이트 저항을 줄이거나 드라이버 용량을 키운다).
이 구간에서 드레인 전압이 스윙하고, 스위칭 손실의 대부분이 여기서 발생합니다. 게이트 구동 전류를 키우면 이 구간이 짧아집니다 → 07
계산 예제
예제 — 밀러 보상 (OP앰프 내부)
역설적으로, 밀러 효과를 일부러 이용하는 경우가 있습니다. OP앰프 내부의 주파수 보상이 그것입니다.
2단 OP앰프에서 두 번째 단의 입출력 사이에 작은 커패시터 (수 pF)를 넣으면:
A_22번 이득gain 2C_eff유효 정전용량effective capacitanceFC_c차단 정전용량cutoff capacitanceF이면 5 pF이 5 nF처럼 동작합니다. 칩 안에 5 nF을 만드는 것은 불가능하지만, 밀러 효과를 쓰면 5 pF으로 같은 효과를 냅니다.
이것이 밀러 보상(Miller compensation) 이고, 거의 모든 범용 OP앰프가 이 방식으로 단일 극 특성(GBW 일정)을 만듭니다 → 4-04
같은 물리 현상이 어떤 곳에서는 문제이고 어떤 곳에서는 해법입니다.
시뮬레이션으로 확인
# examples/06-transistor/miller-effect.yaml
meta:
name: 밀러 효과에 의한 대역폭 저하
lesson: docs/06-transistor/04-miller-effect.md
note: RS를 100/10k/1M으로 바꿔가며 -3dB 지점이 어떻게 움직이는지 본다
components:
- {ref: VCC, type: vdc, value: 12}
- {ref: VIN, type: vac, value: 0.001}
- {ref: RS, type: r, value: 10k, label: 신호원 임피던스, sweep: {min: 1k, max: 100k}}
- {ref: R1, type: r, value: 100k}
- {ref: R2, type: r, value: 22k}
- {ref: RC, type: r, value: 5.6k}
- {ref: RE, type: r, value: 100}
- {ref: RE2, type: r, value: 1.4k}
- {ref: CE, type: c, value: 100u}
- {ref: CIN, type: c, value: 10u}
- {ref: Q1, type: q_npn, model: 2N3904}
nets:
VP: [VCC.p, R1.1, RC.1]
SRC: [VIN.p, RS.1]
CPL: [RS.2, CIN.1]
BASE: [CIN.2, R1.2, R2.1, Q1.b]
COL: [RC.2, Q1.c]
EMIT: [Q1.e, RE.1]
EMB: [RE.2, RE2.1, CE.1]
GND: [VCC.n, VIN.n, R2.2, RE2.2, CE.2]
analyses:
- {type: ac, sweep: dec, points: 20, fstart: 10, fstop: 100MEG}RS를 100 Ω → 10 kΩ → 1 MΩ으로 바꾸면 대역폭이 극적으로 줄어듭니다.
⚖️ 부품 트레이드오프
| 선택 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 이득을 낮추고 단수를 늘림 | 밀러 용량 감소 → 대역폭 확보 | 부품·전력·잡음 누적 |
| 캐스코드 추가 | 밀러 제거, 출력 임피던스 증가(이득↑) | 전압 여유 소모, 부품 추가, 잡음 약간 증가 |
| 낮은 소자 (고주파용) | 밀러 용량 작음 | 내압·전류 제한, 비쌈 |
| 버퍼를 앞에 배치 | 소스 임피던스 낮춤 → 밀러 영향 감소 | 부품·전력, 버퍼의 잡음 추가 |
| 밀러 보상 (의도적) | 안정성 확보, 발진 방지 | 대역폭 희생 (GBW 제한) |
🔌 실제 쓰임새
| 상황 | 밀러 효과의 역할 |
|---|---|
| 고이득 증폭기의 대역폭 제한 | 문제 — 캐스코드로 해결 |
| MOSFET 스위칭 손실 | 문제 — 게이트 구동 강화 |
| OP앰프 주파수 보상 | 해법 — 작은 커패시터로 큰 효과 |
| 고임피던스 센서 + 증폭기 | 심각한 문제 — 버퍼 필수 |
| 액티브 어레이 픽셀 | 소스 팔로워(이득 1)로 회피 (16-01) |
⚠️ 이상과 실제의 차이
| 이상 | 실제 |
|---|---|
| 가 상수 | 역전압에 따라 변함 () → 대신호에서 비선형 왜곡 |
| 밀러 배수가 정확히 | 주파수가 올라가면 이득이 떨어져 밀러 배수도 감소 |
| 밀러 용량만 고려 | PCB·배선(trace) 기생 용량(parasitic capacitance)기생 용량 parasitic capacitance부품·배선·케이블이 원치 않게 갖는 커패시턴스로, 고임피던스 신호원에서 대역폭을 가장 먼저 잡아먹습니다.자세히 보기 →이 추가로 붙음 (11-04) |
연습문제
문제 1. pF, 이득 인 증폭기의 입력 밀러 용량은?
exercises/06-04-miller-cap.yaml풀이
C_Miller정전용량 (Miller)capacitance (Miller)F문제 2. 위 증폭기를 소스 임피던스 50 kΩ 신호원에 연결하면 대역폭은?
풀이
f_c차단 주파수cutoff frequencyHz약 21 kHz. 밀러 효과가 없었다면(3 pF) 1.06 MHz입니다.
문제 3. 1 MΩ 전극(electrode) 신호를 대역폭 10 kHz로 증폭해야 합니다. (a) 이득 100인 이미터 공통 1단으로 가능한가? (b) 어떻게 설계해야 하는가?
exercises/06-04-electrode-1stage.yaml풀이
(a) 불가능합니다.
pF, 이득 100 → pF
f_c차단 주파수cutoff frequencyHz394 Hz. 목표 10 kHz의 4%밖에 안 됩니다.
게다가 03 문제 3에서 봤듯 바이어스 저항이 입력 임피던스를 17 kΩ으로 떨어뜨려 신호의 98%가 사라집니다.
(b) 올바른 설계:
버퍼 하나로 임피던스가 1 MΩ에서 수백 Ω으로 떨어집니다. 뒤쪽 배선의 기생 용량이 만드는 시정수 가 그만큼 작아져 대역이 살아납니다.
1단: 임피던스 변환
- JFET/MOSFET 소스 팔로워 또는 CMOS 입력 OP앰프 버퍼
- 이득 1 → 밀러 효과 없음
- 입력 임피던스 → 신호 손실 없음
- 출력 임피던스 수백 Ω
2단 이후: 증폭
- 이제 소스 임피던스가 낮으므로 밀러 용량 404 pF이어도
기호충분한 대역폭 ✅
f_c차단 주파수cutoff frequencyHz
핵심 원칙:
고임피던스 노드에서는 증폭하지 말고, 임피던스만 낮춰라. 증폭은 그다음이다.
이 원칙이 16-01 액티브 어레이 설계의 핵심입니다. 픽셀에서는 소스 팔로워로 임피던스만 낮추고, 증폭은 칩 밖의 아날로그 프론트엔드에서 합니다.
이전 ← 03 이미터 공통 증폭기 | 다음 → 05 MOSFET 기초