신호원부터 ADC까지

한 줄 요약 — 신호 체인 설계는 각 단의 경계에서 세 가지(임피던스(impedance)·잡음·대역폭)를 확인하는 일의 반복입니다.

전형적인 신호 체인

신호 체인의 각 단과 그 단에서 결정되는 것

단	하는 일	여기서 정해지는 것
신호원	신호가 나오는 곳	소스 임피던스, 신호원 잡음 (바꿀 수 없는 하한)
보호	과전압·ESD 차단	누설 전류, 기생 용량 ← 고임피던스에서 치명적
버퍼	임피던스 변환	여기부터 저임피던스 — 배선 제약이 풀림
프리앰프	첫 증폭	시스템 잡음이 여기서 결정됨 (프리즈 공식)
필터	대역 제한	잡음 대역, 안티에일리어싱
게인	나머지 증폭	포화 여유 (헤드룸)
드라이버	ADC 구동	정착 시간
ADC	디지털화	분해능, 기준전압 정확도

각 단은 자기 자리에서만 할 수 있는 일이 있습니다. 버퍼를 뒤로 미루면 앞에서 신호가 죽고, 게인을 앞에 몰면 포화합니다.

각 블록은 문제 하나를 해결하고 새 문제를 만듭니다.

블록	해결	새로 생기는 문제
보호	ESD·과전압	누설, 용량
버퍼	임피던스 변환	옵셋, 잡음, 발진
프리앰프	신호 증폭	잡음 결정, 포화(saturation) 위험
필터	대역 제한, 에일리어싱(aliasing)에일리어싱 aliasing샘플링 주파수의 절반보다 높은 성분이 낮은 주파수인 척 되접혀 들어오는 현상으로, 한 번 섞이면 되돌릴 수 없습니다.자세히 보기 →	위상 왜곡, 세틀링
게인	레벨 맞춤	대역폭(bandwidth) 소모, 옵셋 증폭
드라이버	ADC 구동	정착 시간(settling time)정착 시간 settling time출력이 목표값의 허용 오차 안으로 들어와 머무를 때까지 걸리는 시간으로, 다채널 측정의 속도 상한을 정합니다.자세히 보기 →
ADC	디지털화	양자화, 기준전압(voltage reference) 잡음

★ 각 경계에서 확인할 세 가지

1. 임피던스

Z_{in,next} \geq 10\times Z_{out,prev}

기호

Z_in,next임피던스 (입력, next)impedance (input, next)Ω

Z_out,prev임피던스 (출력, prev)impedance (output, prev)Ω

그리고 용량:

f_c = \frac{1}{2\pi Z_{out}C_{in}} > \text{필요 대역} \times 5

기호

C_in입력 정전용량input capacitanceF

f_c차단 주파수cutoff frequencyHz

Z_out출력 임피던스output impedanceΩ

→ 2-06, 11-05

2. 잡음

v_{n,stage} \ll v_{n,accumulated}\times A_{prev}

기호

A_prev이득 (prev)gain (prev)

v_n,accumulated전압 (순시값) (잡음, accumulated)instantaneous voltage (noise, accumulated)V

v_n,stage전압 (순시값) (잡음, stage)instantaneous voltage (noise, stage)V

앞 단의 잡음이 이미 증폭되어 있으므로, 뒷단 잡음은 상대적으로 작아집니다 (프리즈 공식, 12-02).

3. 레벨 (동적 범위)

V_{signal,max}\times A < V_{supply,headroom}

기호

A이득gain

V_signal,max신호 최대 전압signal maximum voltageV

V_supply,headroom전압 (supply, headroom)voltage (supply, headroom)V

신호 + 옵셋 + 간섭이 모두 들어가야 합니다. 이 확인을 빼먹으면 포화합니다.

★ 신호 체인의 3대 실패 원인

실패	증상	원인
1. 로딩	신호가 작아짐, 대역폭 부족	임피던스 불일치
2. 포화	파형이 잘림, 값이 고정	게인 과다 또는 옵셋·간섭
3. 잡음	SNR 부족	잡음 예산 실패

설계 순서를 지키면 이 셋을 예방할 수 있습니다 → 16-00 방법론

신호원의 종류에 따른 첫 단

신호원	특성	첫 단
전극 (고임피던스 전압원)	MΩ, µV	버퍼(FET) 또는 계측 증폭기
열전대	수십 Ω, µV	계측 증폭기 (저잡음 바이폴라)
스트레인 게이지 브리지	수백 Ω, mV	계측 증폭기
포토다이오드 (전류원)	고임피던스, nA~µA	트랜스임피던스(TIA)
마이크 (일렉트릿)	수 kΩ, mV	비반전 증폭
션트 (저임피던스, 공통모드 큼)	mΩ, mV	전류 감지 증폭기
정전용량 센서	pF	전하 증폭기 + 드리븐 실드

첫 단의 선택이 전체 성능을 결정합니다. 신호원의 등가회로를 먼저 그리는 것이 설계의 출발점입니다.

계산 예제 — 신호 체인 점검표 작성

시스템: ECoG 전극(1 MΩ @ 1 kHz, 50 µV) → 12비트 ADC(±1 V, 100 kSPS)

단	블록	$Z_{out}$	$Z_{in}$	이득	누적 이득	신호 레벨
0	전극(electrode)	1 MΩ	—	—	1	50 µV
1	버퍼 (FET)	10 Ω	$10^{12}\ \Omega$ ∥ 3 pF	1	1	50 µV
2	계측 증폭기(instrumentation amplifier)계측 증폭기 instrumentation amplifier두 입력 모두 임피던스가 높으면서 차동만 증폭하는 구조로, 전극 측정의 표준 첫 단입니다.자세히 보기 →	1 Ω	$10^{10}\ \Omega$	100	100	5 mV
3	HPF (0.5 Hz)	10 kΩ	—	1	100	5 mV
4	게인	1 Ω	10 kΩ	100	10,000	500 mV
5	AA 필터 (5 kHz)	10 kΩ	—	1	10,000	500 mV
6	ADC 드라이버	1 Ω	10 kΩ	1	10,000	500 mV
7	ADC	—	1 kΩ(샘플링)	—	—	—

경계 점검:

경계	임피던스 비	판정
0→1	$10^{12}/10^6 = 10^6$	✅
0→1 (용량)	1 MΩ × 3 pF → 53 kHz	✅ (5 kHz의 10배)
1→2	$10^{10}/10 = 10^9$	✅
3→4	$10^4/10^4 = 1$	⚠️ 필터 출력 임피던스와 다음 단 입력이 같음
5→6	$10^4/1 \cdot$	✅ (드라이버 입력이 높으면)
6→7	샘플링 확인 필요	10-03

⚠️ 3→4 경계에 문제가 있습니다. 필터 저항이 다음 단의 입력 저항과 같아 신호가 절반이 됩니다. 게인단의 입력 임피던스를 높이거나(비반전 구성), 필터 뒤에 버퍼를 넣어야 합니다.

이런 점검표를 만들면 설계 초기에 문제를 발견할 수 있습니다.

시뮬레이션으로 확인

전체 신호 체인 (전극 → ADC)워크벤치에서 열기 →

# examples/13-signal-chain/full-chain.yaml
meta:
  name: 전체 신호 체인 (전극 → ADC)
  lesson: docs/13-signal-chain/01-overview.md
  note: 각 단의 출력을 프로브해 레벨과 대역폭을 확인
components:
  - {ref: VP,   type: vdc, value: 5}
  - {ref: VN,   type: vdc, value: -5}
  - {ref: VSIG, type: vac, value: 50u}
  - {ref: RE,   type: r, value: 1MEG,  label: 전극}
  - {ref: CIN,  type: c, value: 3p,    label: 입력 용량}
  - {ref: U1,   type: opamp, model: OPA140, label: 버퍼}
  - {ref: R1,   type: r, value: 1k}
  - {ref: R2,   type: r, value: 99k}
  - {ref: U2,   type: opamp, model: OPA140, label: 게인 100}
  - {ref: RF,   type: r, value: 3.2k}
  - {ref: CF,   type: c, value: 10n,   label: LPF 5kHz}
nets:
  VCC:  [VP.p, U1.'v+', U2.'v+']
  VEE:  [VN.p, U1.'v-', U2.'v-']
  SRC:  [VSIG.p, RE.1]
  IN:   [RE.2, CIN.1, U1.'in+']
  BUF:  [U1.out, U1.'in-', R1.1]
  FB2:  [R1.2, R2.1, U2.'in-']
  AMP:  [U2.out, R2.2, RF.1]
  OUT:  [RF.2, CF.1]
  GND:  [VP.n, VN.n, VSIG.n, CIN.2, CF.2, U2.'in+']
analyses:
  - {type: ac, sweep: dec, points: 30, fstart: 0.1, fstop: 1MEG}
expect:
  - {measure: gain_db, node: AMP, at: 1k, analysis: ac, value: 40, tol: 1}

각 노드(IN, BUF, AMP, OUT)의 레벨과 주파수 응답을 확인하세요.

⚖️ 설계 트레이드오프 — 전체 구조

선택	✅ 좋아지는 것	⚠️ 나빠지는 것
단수를 늘림	대역폭 확보, 필터 삽입 여지, 각 단 안정	부품·전력·면적, 옵셋 누적
단수를 줄임	간단, 저전력	GBW 제약, 큰 게인의 부작용
첫 단 게인 크게	후단 잡음 영향↓	큰 간섭(interference)에서 포화
첫 단 게인 작게	포화 여유	후단 잡음이 지배
필터를 앞에	큰 간섭을 미리 제거	필터 잡음이 증폭됨, 필터 임피던스
필터를 뒤에	필터 잡음 영향↓	앞단이 간섭에 포화할 위험
아날로그 처리 많이	ADC 부담↓, 실시간	유연성↓, 부품↑
디지털 처리 많이	유연, 정밀, 되돌릴 수 있음	ADC 성능·데이터량 요구

💡 일반 원칙: 정보를 잃는 처리는 최대한 나중에. 필터링, 정류(rectification)정류 rectification교류를 한쪽 방향으로만 흐르게 걸러 직류로 만드는 일입니다.자세히 보기 →, 비교는 정보를 버리므로 가능하면 디지털에서 하세요. 단, 포화를 막기 위한 필터링은 앞에 있어야 합니다.

🔌 실제 쓰임새 — 대표 구성

생체전위 (ECoG/EEG)

HPF 를 게인 앞에 두는 이유: 전극 DC 오프셋이 ±300 mV 인데 여기서 ×1000 하면 300 V 가 되어 레일에 걸립니다. DC 를 먼저 없애고 키워야 합니다.

포토다이오드

액티브 어레이

→ 16-01

⚠️ 이상과 실제의 차이

이상	실제
각 단이 독립	임피던스로 서로 영향
이득이 곱해짐	로딩(loading)로딩 loading뒷단이 앞단에서 전류를 끌어가면서 신호가 줄어드는 현상으로, 고임피던스 신호원에서 특히 심합니다.자세히 보기 →으로 손실
잡음이 계산대로	간섭이 지배할 때가 많음
대역폭이 각 단의 최소	다단이면 더 좁아짐 ( $\sqrt{2^{1/n}-1}$ )
옵셋 무시 가능	누적되어 포화 유발

연습문제

문제 1. 이득 10인 단 3개를 직렬로 연결했습니다. 각 단의 −3 dB 대역폭이 100 kHz면 전체 대역폭은?

연습 13-01-1 — 100 kHz 짜리 세 단을 이으면 51 kHz워크벤치에서 열기 →

풀이

f_{total} = f_{stage}\sqrt{2^{1/n}-1} = 100\text{k}\times\sqrt{2^{1/3}-1}

기호

f_stage주파수 (stage)frequency (stage)Hz

f_total전체 주파수total frequencyHz

n비트 수 또는 개수number of bits or count

= 100\text{k}\times\sqrt{0.26} = 100\text{k}\times0.51 = 51\ \text{kHz}

약 51 kHz — 각 단의 절반입니다. 다단 구성에서는 이 축소를 고려해 각 단의 대역폭에 여유를 둬야 합니다.

문제 2. 각 단의 옵셋이 1 mV이고 이득이 각 10인 3단 증폭기의 출력 옵셋은?

exercises/13-01-offset-3stage.yaml

풀이

V_{os,out} = 1\text{mV}\times10\times10\times10 + 1\text{mV}\times10\times10 + 1\text{mV}\times10

기호

V_os,out전압 (os, 출력)voltage (os, output)V

= 1000+100+10 = 1110\ \text{mV}

1.11 V. ±5 V 출력에서 22%를 옵셋이 차지합니다.

대책: 첫 단에 저옵셋 소자, 단 사이 AC 커플링, DC 서보 → 05

문제 3. 신호 50 µV, 60 Hz 간섭 5 mV(입력 환산)가 함께 들어옵니다. 총 게인 10,000이 필요할 때 어떻게 배분하겠습니까?

exercises/13-01-gain-split-hum.yaml

풀이

문제: 간섭이 신호의 100배입니다. 게인 10,000을 그냥 걸면 간섭이 50 V가 되어 완전히 포화합니다.

해결: 게인 전에 간섭을 제거해야 합니다.

권장 구성:

큰 간섭은 증폭 전에 없앱니다. 간섭이 50 mV 일 때 ×1000 하면 50 V 가 되어 신호가 완전히 묻힙니다. 이것이 필터를 체인 어디에 둘지 정하는 원칙입니다.

단계별 확인:

단	신호	간섭	레일(±5V) 대비
입력	50 µV	5 mV	—
×10 후	0.5 mV	50 mV	✅ 여유
60 Hz 제거 후	0.5 mV	0.05 mV	✅
×1000 후	0.5 V	0.05 V	✅

핵심 원칙:

첫 단 게인은 간섭이 포화하지 않을 만큼만
간섭을 제거한 뒤에 큰 게인
간섭 제거는 CMRR(차동) → 차폐(shielding)차폐 shielding도체로 감싸 전기장을 막는 것으로, 한쪽 끝만 접지해야 접지 루프가 생기지 않습니다.자세히 보기 → → 필터 순으로

⚠️ 만약 간섭이 50 mV라면 첫 단 게인 10에서도 500 mV — 여전히 OK. 하지만 500 mV라면 첫 단 게인을 5 이하로 낮추거나, 게인 전에 간섭을 먼저 줄여야 합니다.

“간섭을 먼저 없애고 그다음에 증폭한다” 가 신호 체인 설계의 기본 순서입니다. → 02

다음 → 02 게인 배분과 노이즈 예산