테브난·노턴 등가
한 줄 요약 — 아무리 복잡한 선형 회로도 밖에서 보면 전압원 하나 + 저항 하나입니다. 이 단순화가 측정 회로 설계의 언어입니다.
테브난 등가
두 단자에서 본 선형 회로는 전압원 와 직렬 저항 로 완전히 대체할 수 있습니다.
테브난 정리: 두 단자에서 밖을 볼 때, 안이 아무리 복잡해도 전압원 하나 + 저항 하나와 구별할 수 없습니다.
| 원래 회로 | 등가 회로 |
|---|---|
| 전원과 저항이 여러 개 | (전압원) + (직렬 저항) |
| 조건: 선형이기만 하면 됨 | 두 단자에서 보는 동작이 완전히 같음 |
| 구하는 법 | |
|---|---|
| 두 단자를 열어 놓고 잰 전압 (개방 전압) | |
| 전원을 모두 죽이고(전압원 단락·전류원 개방) 두 단자에서 본 저항 |
구하는 법
| 값 | 방법 |
|---|---|
| 개방(open) 전압 — 부하를 떼고 두 단자 사이 전압을 잰다 | |
| 모든 독립 전원을 끄고(전압원 단락(short), 전류원 개방) 두 단자에서 본 저항 |
를 구하는 다른 방법:
I_short전류 (short)current (short)AR_th테브난 등가 저항Thévenin resistanceΩV_open전압 (open)voltage (open)V(개방 전압 ÷ 단락 전류)
⚠️ 종속 전원종속전원 dependent source다른 곳의 전압이나 전류가 제어하는 전원으로, 모든 증폭 소자의 소신호 모델이 이것 하나입니다.자세히 보기 →이 있으면 전원을 끌 수 없습니다. 이때는 단자에 시험 전압 를 걸고 흐르는 전류 를 구해 로 계산합니다.
노턴 등가
같은 회로를 전류원 + 병렬 저항 으로 표현한 것입니다.
I_N전류 (N)current (N)AR_th테브난 등가 저항Thévenin resistanceΩR_N저항 (N)resistance (N)ΩV_th임계 전압threshold voltageV테브난과 노턴은 언제나 서로 변환됩니다. 어느 쪽이 계산에 편한지로 고릅니다 — 직렬 연결이면 테브난, 병렬 연결이면 노턴이 편합니다.
계산 예제
예제 1 — 분압기(voltage divider)의 테브난 등가 (가장 중요한 예)
V, 분압기.
(개방 전압):
V_th임계 전압threshold voltageV(전원 단락 후 본 저항): 전원을 단락하면 과 가 병렬이 됩니다.
R_th테브난 등가 저항Thévenin resistanceΩ즉 이 분압기는 “2.5 V 전원 + 5 kΩ 직렬 저항”과 완전히 같습니다.
이제 1-04의 부하 효과가 한 줄로 설명됩니다. 부하 을 달면 그냥 2.5 V와 5 kΩ, 의 분압입니다:
R_L부하 저항load resistanceΩV_out출력 전압output voltageV: V ✅ (앞 장의 표와 일치)
💡 테브난 등가(Thévenin equivalent)를 구하면 부하 효과를 매번 다시 계산할 필요가 없습니다. 이것이 테브난의 실용적 가치입니다.
예제 2 — 전극(electrode)의 테브난 등가
전극에서 나오는 신호를 회로로 볼 때:
mu이동도mobilitym²/V·sR_th테브난 등가 저항Thévenin resistanceΩV_th임계 전압threshold voltageV이 등가회로가 16-01 설계의 출발점입니다. MΩ이라는 사실 하나가 이후 모든 설계 판단을 규정합니다:
- 배선(trace) 기생 용량(parasitic capacitance)기생 용량 parasitic capacitance부품·배선·케이블이 원치 않게 갖는 커패시턴스로, 고임피던스 신호원에서 대역폭을 가장 먼저 잡아먹습니다.자세히 보기 → 20 pF과 만나면 대역폭 8 kHz (1-04 문제 3)
- 열잡음(thermal noise)열잡음 thermal noise모든 저항이 온도 때문에 내는 피할 수 없는 잡음으로, 측정의 바닥을 정합니다.자세히 보기 → 12.9 nV/√Hz × √R… 실제로는 = 128 nV/√Hz
- 입력 바이어스 전류(input bias current)입력 바이어스 전류 input bias currentOP앰프 입력이 스스로 빨아들이는 작은 전류로, 고임피던스 신호원에서는 이것이 곧 오프셋 전압이 됩니다.자세히 보기 → 1 nA면 1 mV 옵셋
세 가지 문제가 전부 하나에서 나옵니다. 그래서 첫 단에서 임피던스(impedance)임피던스 impedance교류에서의 저항으로, 크기뿐 아니라 전압과 전류의 시간 차이(위상)까지 담은 복소수입니다.자세히 보기 →를 낮추는 것(소스 팔로워(source follower)소스 팔로워 source follower전압 이득이 1인데도 쓰는 이유는 높은 임피던스를 낮은 임피던스로 바꿔 주기 때문입니다.자세히 보기 →)이 최우선 과제가 됩니다.
★ 최대 전력 전달 정리
부하 에 전달되는 전력이 최대가 되는 조건은:
R_th테브난 등가 저항Thévenin resistanceΩR_L부하 저항load resistanceΩ이때 전달 전력은
P_max최대 전력maximum powerWR_th테브난 등가 저항Thévenin resistanceΩV_th임계 전압threshold voltageV이고, 효율은 50% 입니다 (절반은 에서 소비).
⚠️ 그런데 측정 회로에서는 이렇게 하면 안 됩니다
최대 전력 전달은 전력을 최대로 뽑고 싶을 때의 조건입니다. RF, 안테나, 오디오 파워 앰프에서는 중요합니다.
측정 회로에서는 정반대로 갑니다:
| 목표 | 조건 | 이유 |
|---|---|---|
| 최대 전력 전달 | RF, 전력 전달 | |
| 최대 전압 전달 | 측정 — 신호를 왜곡 없이 받기 | |
| 최대 전류 전달 | 전류 측정, TIA |
측정에서는 신호원에서 전력을 뽑는 것이 목적이 아니라 전압을 정확히 읽는 것이 목적입니다. 그래서 을 최대한 크게 만듭니다. 이것이 “입력 임피던스는 높을수록 좋다”의 근거입니다 → 13-03
💡 RF에서는 임피던스 정합(50 Ω)이 필수인데 오디오·계측에서는 “브리징”(고임피던스 입력)을 쓰는 이유가 이 차이입니다. 무엇을 최대화하려는지가 다릅니다.
시뮬레이션으로 확인
# examples/02-circuit-analysis/thevenin.yaml
meta:
name: 테브난 등가 검증
lesson: docs/02-circuit-analysis/05-thevenin-norton.md
note: 원래 회로와 등가 회로가 같은 부하에서 같은 출력을 내는지 확인
components:
- {ref: V1, type: vdc, value: 5}
- {ref: R1, type: r, value: 10k}
- {ref: R2, type: r, value: 10k}
- {ref: RL, type: r, value: 10k}
nets:
VIN: [V1.p, R1.1]
OUT: [R1.2, R2.1, RL.1]
GND: [V1.n, R2.2, RL.2]
analyses:
- {type: op}
expect:
- {measure: v, node: OUT, value: 1.667, tol: 0.5%}등가 회로(thevenin-equivalent.yaml: 2.5 V 전원 + 5 kΩ + 10 kΩ 부하)를 돌리면 똑같이 1.667 V가 나옵니다.
⚖️ 부품 트레이드오프 — 출력 임피던스를 낮추는 방법
| 방법 | ✅ 좋아지는 것 | ⚠️ 나빠지는 것 |
|---|---|---|
| 분압 저항값을 낮춤 | 감소 → 부하 영향·잡음 감소, 대역폭(bandwidth) 증가 | 전류 소비 증가, 신호원에 부담 |
| 버퍼(볼티지 팔로워(voltage follower)) 추가 | 가 사실상 0에 가까워짐, 부하 영향 완전 제거 | 부품·전력·비용, 버퍼의 옵셋·잡음·대역폭 제한이 추가됨 |
| 소스 팔로워 | 간단하고 빠름, 픽셀 안에 넣을 수 있을 만큼 작음 | 이득 <1, Vgs 옵셋, 바이어스 전류원 필요 (6-06) |
| 전압 레퍼런스 IC | 낮은 + 높은 정확도·안정도 | 비쌈, 전류 소비, 자체 노이즈 |
| 출력에 커패시터 | 고주파 감소(임피던스 하강) | DC 는 그대로, 응답 느려짐, 버퍼 출력이면 발진 위험 (7-07) |
🔌 실제 쓰임새
| 자리 | 테브난 관점 |
|---|---|
| 센서 출력 | = 신호, = 소스 임피던스. 데이터시트에서 반드시 확인 |
| 전극 | 가 MΩ급 → 버퍼 필수 |
| 분압기 | |
| ADC 입력 요구사항 | “소스 임피던스 10 kΩ 이하”는 곧 조건 (10-03) |
| 전원 출력 임피던스 | 레귤레이터의 부하 과도응답을 결정 (8-06) |
| 증폭기 출력 | 피드백이 를 낮춰줌 (7-01) |
⚠️ 이상과 실제의 차이
| 이상 | 실제 |
|---|---|
| 는 순수 저항 | 실제로는 복소 임피던스 — 주파수에 따라 변함 |
| 주파수 무관 | 전극 임피던스는 주파수에 크게 의존 (저주파에서 훨씬 큼) |
| 등가는 선형 회로에만 | 비선형 소자가 있으면 동작점 근처에서만 유효 |
| 단자 밖에서만 유효 | 내부 전력 소비는 등가회로로 계산할 수 없음 |
전극 임피던스는 주파수에 따라 변합니다
전극은 저항 하나가 아니라 Randles 모델로 표현합니다:
omega각주파수angular frequencyrad/sC_dl전기 이중층 용량double-layer capacitanceFj허수 단위imaginary unitR_ct전하 전달 저항charge transfer resistanceΩR_s신호원 저항source resistanceΩZ_electrode전극 임피던스electrode impedanceΩ| 기호 | 의미 |
|---|---|
| 용액 저항 (주파수 무관) | |
| 전하 전달 저항 | |
| 전기 이중층 용량 |
저주파에서는 의 임피던스가 커서 전체 임피던스가 매우 높고, 고주파에서는 에 수렴합니다. 그래서 “전극 임피던스 1 MΩ”이라는 말은 “1 kHz에서”처럼 주파수를 함께 말해야 의미가 있습니다.
이 모델은 16-00 방법론 1단계에서 자세히 다룹니다.
연습문제
문제 1. , 인 분압기에 12 V를 걸었습니다. 테브난 등가는?
풀이
V_th임계 전압threshold voltageVR_th테브난 등가 저항Thévenin resistanceΩ9 V + 750 Ω 직렬
문제 2. 위 회로에 1 kΩ 부하를 달면 출력 전압은?
exercises/02-05-thevenin-loaded.yaml풀이
V_out출력 전압output voltageV무부하 9 V에서 43% 떨어집니다. 부하()가 ()와 비슷해서 그렇습니다.
문제 3. 전극 임피던스가 1 kHz에서 500 kΩ입니다. 이 신호를 입력 임피던스 10 MΩ, 입력 용량 5 pF인 증폭기로 받습니다. (a) DC 감쇠율은? (b) 대역폭은? (c) 소스 팔로워로 출력 임피던스를 1 kΩ으로 낮추면 대역폭은?
풀이
(a) DC 감쇠:
(b) 대역폭: 소스 저항 500 kΩ과 입력 용량 5 pF (입력 저항 10 MΩ은 병렬이지만 훨씬 커서 무시)
f_c차단 주파수cutoff frequencyHz(c) 소스 팔로워 후 (1 kΩ):
f_c차단 주파수cutoff frequencyHz500배 개선. 그리고 이건 5 pF 기준입니다. 실제 케이블은 100 pF/m 수준이므로 1 m 케이블이면:
- 버퍼 없음: kHz — MUA 대역(300 Hz~5 kHz)조차 못 씀
- 버퍼 있음: MHz — 충분
이 계산 하나가 “왜 픽셀마다 트랜지스터(transistor)를 넣는가”에 대한 답입니다. 신호를 증폭하기 위해서가 아니라 임피던스를 낮춰서 신호를 밖으로 꺼내기 위해서입니다. → 16-01
이전 ← 04 중첩의 원리 | 다음 → 06 출력 임피던스와 로딩