테스트 톤으로 실측

한 줄 요약 — 알려진 신호를 넣고 나오는 것을 봅니다. 이득·대역폭(bandwidth)·왜곡·크로스토크(crosstalk)를 한 번에 검증할 수 있습니다.

왜 필요한가

설계값과 실물이 다른 이유는 수없이 많습니다. 알려진 신호를 넣어보는 것만이 확실한 검증입니다.

★ 문제: 신호가 너무 작습니다

측정 대상이 µV급인데, 함수 발생기(function generator)의 최소 출력은 보통 mV~V입니다.

해결: 감쇠기

µV 급 시험 신호를 만드는 법입니다. 발생기에서 직접 100 µV 를 내려 하면 잡음과 왜곡이 심하므로, 1 V 를 정확히 내고 저항으로 나눕니다.

$V_{out} = 1\ \text{V} \times \dfrac{10}{100000 + 10} \approx 100\ \mu\text{V}$

감쇠비 10,000:1 (−80 dB)

⚠️ 감쇠기 설계 주의

💡 $R_2$를 작게(수~수십 Ω) 하는 것이 핵심입니다. 출력 임피던스가 낮아 잡음과 간섭에 강합니다.

소스 임피던스를 모사하려면

분압만 하면 신호원 임피던스가 10 Ω 으로 매우 낮아, 실제 전극(200 kΩ)일 때와 다른 결과가 나옵니다. 뒤에 저항을 하나 더 넣어 실제 조건을 재현합니다.

감쇠 후에 실제 전극(electrode) 임피던스와 같은 저항을 직렬로 넣으면, 로딩(loading)로딩(loading)로딩 loading뒷단이 앞단에서 전류를 끌어가면서 신호가 줄어드는 현상으로, 고임피던스 신호원에서 특히 심합니다.자세히 보기 →·잡음 조건까지 재현됩니다.

검증 항목별 절차

1. 이득 확인

1. 신호 대역 중앙 주파수(예: 1 kHz) 정현파 주입
2. 입력 진폭(감쇠 후 계산값)과 출력 진폭 측정
3. 이득 = 출력/입력
4. 설계값과 비교 (±5% 이내면 정상)

⚠️ 입력 진폭을 직접 측정할 수 없습니다(너무 작음). 감쇠기의 감쇠비를 별도로 검증해두세요 (큰 신호로).

2. 주파수 응답

1. 주파수를 스윕 (0.1 Hz ~ 100 kHz, 로그 간격)
2. 각 주파수에서 출력 진폭 기록
3. 보드선도 작성
4. -3dB 지점, 롤오프 기울기 확인

확인:

• HPF 차단주파수(cutoff frequency)차단주파수(cutoff frequency)차단 주파수 cutoff frequency필터의 출력이 입력보다 −3 dB(약 0.707배)로 떨어지는 주파수입니다.$$f_c = \frac{1}{2\pi RC}$$자세히 보기 →가 설계대로인가
• LPF 차단주파수와 차수가 맞는가
• 통과대역이 평탄한가
• 예상치 못한 피크나 딥이 없는가 (공진(resonance)공진(resonance)공진 resonance인덕터와 커패시터의 임피던스가 서로 상쇄되는 주파수로, 그 자리에서 전압이나 전류가 크게 솟습니다.$$f_0 = \frac{1}{2\pi\sqrt{LC}}$$자세히 보기 →, 발진 조짐)

3. 위상 응답

입출력을 2채널로 동시에 보고 위상차를 측정합니다.

용도: 군지연(group delay) 확인(파형 왜곡), 안정성 여유 추정

4. 왜곡 (THD)

1. 순수한 정현파 주입 (함수 발생기 THD 확인)
2. 출력을 FFT
3. 기본파 대비 고조파 크기 측정

왜곡의 원인:

• 포화 (진폭이 너무 큼)
• 슬루레이트(slew rate)슬루레이트(slew rate)슬루레이트 slew rate출력이 오를 수 있는 최고 속도로, 이걸 넘기면 정현파가 삼각파로 잘려 나옵니다.$$f_{max} = \frac{\mathrm{SR}}{2\pi V_p}$$자세히 보기 → 부족
• 소자 비선형성
• 크로스오버 왜곡 (클래스 AB 출력단)

5. ★ 크로스토크

1. 채널 1에만 큰 신호 주입
2. 채널 2~N의 출력 측정
3. crosstalk = 20·log10(V_ch2 / V_ch1)

목표: 12비트 시스템이면 −74 dB 이하

원인 구분 (12-04):

• 인접 채널에서만 → 공간적 결합(coupling)
• 이전에 읽은 채널에서 → 시간적(세틀링)
• 모든 채널에서 → 공통 경로(전원, 접지)

6. 세틀링

1. 사각파(스텝) 주입
2. 출력의 정착 파형 관찰
3. 0.1%(또는 요구 정확도) 이내로 들어오는 시간 측정

확인: 오버슈트(overshoot)오버슈트(overshoot)오버슈트 overshoot계단 입력에 응답이 목표값을 넘어 솟는 정도로, 감쇠비 하나로 정해집니다.$$M_p = e^{-\pi\zeta/\sqrt{1-\zeta^2}}$$자세히 보기 →, 링잉, 느린 꼬리(유전 흡수(dielectric absorption)유전 흡수(dielectric absorption)유전 흡수 dielectric absorption방전시킨 커패시터에 전압이 슬금슬금 되살아나는 현상으로, 샘플홀드와 적분기의 오차가 됩니다.자세히 보기 →)

★ 교정 신호 주입 경로를 설계에 넣기

보드에 교정 입력을 미리 만들어 두는 것을 권합니다. 문제가 생겼을 때 회로를 뜯지 않고 게인·대역·크로스토크를 바로 잴 수 있습니다.

설계 단계에서 이 경로를 넣어두면:

💡 상용 다채널 기록 시스템은 대부분 이 기능을 내장하고 있습니다. 자체 제작할 때도 반드시 넣으세요.

계산 예제 — 감쇠기 설계

요구: 함수 발생기 2 Vpp → 회로 입력 50 µVpp, 소스 임피던스 200 kΩ 모사

1) 감쇠비

2) 감쇠기

$R_2$ = 10 Ω로 하면:

3) 소스 임피던스 추가

감쇠기 출력 임피던스 ≈ 10 Ω. 200 kΩ을 직렬로 추가:

실전 구성 예 — 분압 + 소스 임피던스 재현을 한 번에

4) 검증

• 감쇠비: $10/(400\text{k}+10) = 2.5\times10^{-5}$ ✅
• 출력 임피던스: $10\ \Omega + 200\ \text{k}\Omega \approx 200\ \text{k}\Omega$ ✅
• 열잡음: 200 kΩ에서 57.5 nV/√Hz — 실제 전극과 동일 ✅

5) 주의

• 400 kΩ 쪽 배선(trace)을 짧게, 차폐
• 감쇠기를 회로 입력 바로 옆에 배치
• 함수 발생기 접지와 회로 접지 연결 방식 확인 (접지 루프(ground loop)접지 루프(ground loop)접지 루프 ground loop접지가 두 경로로 이어져 만들어진 고리로, 자기장을 받아 전압을 만들어 냅니다.자세히 보기 →)

시뮬레이션으로 확인

# examples/14-measurement/test-tone-injection.yaml
meta:
  name: 감쇠기를 통한 테스트 톤 주입
  lesson: docs/14-measurement/05-test-tone.md
components:
  - {ref: VP,  type: vdc, value: 5}
  - {ref: VN,  type: vdc, value: -5}
  - {ref: FG,  type: vac, value: 1, label: 함수 발생기 (2Vpp)}
  - {ref: R1,  type: r, value: 400k, label: 감쇠기 상단}
  - {ref: R2,  type: r, value: 10,   label: 감쇠기 하단}
  - {ref: RSRC, type: r, value: 200k, label: 소스 임피던스 모사}
  - {ref: RA,  type: r, value: 1k}
  - {ref: RB,  type: r, value: 999k}
  - {ref: U1,  type: opamp, model: OPA140}
nets:
  VCC: [VP.p, U1.'v+']
  VEE: [VN.p, U1.'v-']
  FGO: [FG.p, R1.1]
  ATT: [R1.2, R2.1, RSRC.1]
  IN:  [RSRC.2, U1.'in+']
  FB:  [U1.'in-', RA.1, RB.1]
  OUT: [U1.out, RB.2]
  GND: [VP.n, VN.n, FG.n, R2.2, RA.2]
analyses:
  - {type: ac, sweep: dec, points: 30, fstart: 0.1, fstop: 1MEG}
expect:
  - {measure: gain_db, node: ATT, at: 1k, analysis: ac, value: -92, tol: 1}
  - {measure: gain_db, node: OUT, at: 1k, analysis: ac, value: -32, tol: 2}

ATT 노드에서 −92 dB, OUT에서 이득 1000(60 dB)이 적용되어 −32 dB가 나옵니다.

⚖️ 트레이드오프

🔌 실제 쓰임새

⚠️ 이상과 실제의 차이

⚠️ 감쇠기의 고주파 특성: 400 kΩ에 병렬 기생 용량 0.2 pF이면 2 MHz에서 감쇠비가 변합니다. 고주파 측정에서는 보상 커패시터(capacitor)가 필요할 수 있습니다 (1-04).

연습문제

문제 1. 1 Vpp 함수 발생기로 100 µVpp를 만들려면 감쇠기는? ($R_2$ = 10 Ω)

문제 2. 주파수 스윕 결과, 통과대역에 10 kHz 부근에서 +3 dB 피크가 보입니다. 무엇을 의심합니까?

exercises/14-05-peaking-3db.yaml

이전 ← 04 노이즈 플로어 측정 | 다음 → 06 브레드보드의 한계